滤波时选用电感,电容值的方法

本文精选了PCB设计中的九个经典问题并作出解答,包括滤波时电感电容值的选择、LC与RC滤波效果对比、高速高密度PCB设计技巧等,为学习PCB设计提供有价值的参考。

摘要生成于 C知道 ,由 DeepSeek-R1 满血版支持, 前往体验 >

本文((摘自电源网,如有侵权请告知删除)精选PCB设计中的九个经典问题,并作出详细解答。问题涉及滤波时选用电感的方法,LC比RC滤波效果差的原因等,希望对您的学习有所帮助~

1、滤波时选用电感,电容值的方法是什么?

电感值的选用除了考虑所想滤掉的噪声频率外,还要考虑瞬时电流的反应能力。如果LC的输出端会有机会需要瞬间输出大电流,则电感值太大会阻碍此大电流流经此电感的速度,增加纹波噪声。

电容值则和所能容忍的纹波噪声规范值的大小有关。纹波噪声值要求越小,电容值会较大。而电容的ESR/ESL也会有影响。另外,如果这LC是放在开关式电源)的输出端时,还要注意此LC所产生的极点零点对负反馈控制回路稳定度的影响。

2、模拟电源处的滤波经常是用LC电路。但是为什么有时LC比RC滤波效果差?

LC与RC滤波效果的比较必须考虑所要滤掉的频带与电感值的选择是否恰当。因为电感的感抗(reactance)大小与电感值和频率有关。如果电源的噪声频率较低,而电感值又不够大,这时滤波效果可能不如RC。但是,使用RC滤波要付出的代价是电阻本身会耗能,效率较差,且要注意所选电阻能承受的功率。

3、在电路板尺寸固定的情况下,如果设计中需要容纳更多的功能,就往往需要提高PCB的走线密度,但是这样有可能导致走线的相互干扰增强,同时走线过细也使阻抗无法降低,请介绍在高速(>100MHz)高密度PCB设计中的技巧?

在设计高速高密度PCB时,串扰(crosstalk interference)确实是要特别注意的,因为它对时序(timing)与信号完整性(signal integrity)有很大的影响。

以下提供几个注意的地方:
1). 控制走线特性阻抗的连续与匹配。
2). 走线间距的大小。一般常看到的间距为两倍线宽。可以透过仿真来知道走线间距对时序及信号完整性的影响,找出可容忍的最小间距。不同芯片信号的结果可能不同。
3). 选择适当的端接方式。
4). 避免上下相邻两层的走线方向相同,甚至有走线正好上下重迭在一起,因为这种串扰比同层相邻走线的情形还大。
5). 利用盲埋孔(blind/buried via)来增加走线面积。但是PCB板的制作成本会增加。
在实际执行时确实很难达到完全平行与等长,不过还是要尽量做到。除此以外,可以预留差分端接和共模端接,以缓和对时序与信号完整性的影响。

4、如何尽可能的达到EMC要求,又不致造成太大的成本压力?

PCB板上会因EMC而增加的成本通常是因增加地层数目以增强屏蔽效应及增加了ferrite bead、choke等抑制高频谐波器件的缘故。

除此之外,通常还是需搭配其它机构上的屏蔽结构才能使整个系统通过EMC的要求。以下仅就PCB板的设计技巧提供几个降低电路产生的电磁辐射效应。

1)、尽可能选用信号斜率(slew rate)较慢的器件,以降低信号所产生的高频成分。
2)、注意高频器件摆放的位置,不要太靠近对外的连接器。
3)、注意高速信号的阻抗匹配,走线层及其回流电流路径(return current path), 以减少高频的反射与辐射。
4)、在各器件的电源管脚放置足够与适当的去耦合电容以缓和电源层和地层上的噪声。特别注意电容的频率响应与温度的特性是否符合设计所需。 5)、对外的连接器附近的地可与地层做适当分割,并将连接器的地就近接到chassis ground。
6)、可适当运用ground guard/shunt traces在一些特别高速的信号旁。但要注意guard/shunt traces对走线特性阻抗的影响。
7)、电源层比地层内缩20H,H为电源层与地层之间的距离。

5、在高速PCB设计原理图设计时,如何考虑阻抗匹配问题?

在设计高速PCB电路时,阻抗匹配是设计的要素之一。而阻抗值跟走线方式有绝对的关系, 例如是走在表面层(microstrip)或内层(stripline/double stripline),与参考层(电源层或地层)的距离,走线宽度,PCB材质等均会影响走线的特性阻抗值。

在这里小编一定要说的是华强PCB就特别注重阻抗板的生产资料处理和生产过程控制,以确保PCB成品能达到设计者要求的阻抗值。

6、在高速PCB设计时,设计者应该从那些方面去考虑EMC、EMI的规则呢?

一般EMI/EMC设计时需要同时考虑辐射(radiated)与传导(conducted)两个方面. 前者归属于频率较高的部分(>30MHz)后者则是较低频的部分(<30MHz). 所以不能只注意高频而忽略低频的部分。

7、哪里能提供比较准确的IBIS模型库?

IBIS模型的准确性直接影响到仿真的结果。基本上IBIS可看成是实际芯片I/O buffer等效电路的电气特性资料,一般可由SPICE模型转换而得,而SPICE的资料与芯片制造有绝对的关系,所以同样一个器件不同芯片厂商提供,其SPICE的资料是不同的,进而转换后的IBIS模型内之资料也会随之而异。
也就是说,如果用了A厂商的器件,只有他们有能力提供他们器件准确模型资料,因为没有其它人会比他们更清楚他们的器件是由何种工艺做出来的。如果厂商所提供的IBIS不准确, 只能不断要求该厂商改进才是根本解决之道。

8、如何选择EDA工具?

目前的pcb设计软件中,热分析都不是强项,所以并不建议选用,其它的功能1.3.4可以选择PADS或Cadence性能价格比都不错。PLD的设计的初学者可以采用PLD芯片厂家提供的集成环境,在做到百万门以上的设计时可以选用单点工具。

### 如何选择输出滤波器中的电容电感 设计输出滤波,合理选择电容电感对于实现良好的滤波效果至关重要。以下是关于如何选择合适电容电感的一些指导原则: #### 1. **目标频率范围** 在选择电容电感之前,需明确需要抑制的目标频率范围。通常情况下,开关电源的设计中,主要关注的是开关频率及其谐波成分。通过分析这些频率分量的能量分布,可以初步设定LC滤波器的工作频段[^4]。 #### 2. **滤波器拓扑结构的选择** 不同的滤波器拓扑(如L型、LC型或LCL型)适用于不同场景下的应用需求。例如,在高频场合下,LCL型滤波器能够提供更好的高次谐波抑制能力;而在低频场合或者简单的应用场景中,单级LC滤波可能已经足够。 #### 3. **元件参数计算** 针对选定的具体拓扑结构,可以通过理论公式来估算所需的电感电容。一般来说: - 对于LC滤波器,其截止频率 \( f_c \) 可表示为: \[ f_c = \frac{1}{2\pi\sqrt{LC}} \] 这里 \( L \) 和 \( C \) 分别代表电感电容的数。 - 如果希望获得更陡峭的衰减斜率,则可考虑采用多阶滤波网络,但这也会带来额外的成本以及体积上的增加[^3]。 #### 4. **阻抗匹配考量** 为了提高EMI性能并增强插入损耗的效果,在实际工程实践中往往还需要注意输入端与负载之间的阻抗关系。理想状态下应使两者之间形成一定程度上的不匹配状态以便更好地发挥滤波作用[^2]。 #### 5. **具体类型的选取依据功能需求** 当面对特定的应用环境,可以根据预期达到的技术指标进一步细化组件规格。比如: - 若追求平稳过渡且无明显波动的理想响应曲线,则推荐选用巴特沃斯类型; - 需要在较宽范围内快速下降幅度的情况下适合运用切比雪夫方案尽管它可能会引起一定量度内的线性畸变现象发生; - 贝塞尔形式则因其优越的间延迟特性成为那些严格控制瞬态行为系统的首选对象之一。 ```python import math def calculate_cutoff_frequency(L, C): """ 计算LC滤波器的截止频率 """ return 1 / (2 * math.pi * math.sqrt(L * C)) # 示例:假设已知电感为0.1mH,电容为1uF inductance = 0.1e-3 # 单位 H capacitance = 1e-6 # 单位 F cutoff_freq = calculate_cutoff_frequency(inductance, capacitance) print(f"LC滤波器的截止频率约为 {cutoff_freq:.2f} Hz") ``` 上述代码片段展示了基于给定电感电容量求解对应截止频率的方法。 ---
评论
添加红包

请填写红包祝福语或标题

红包个数最小为10个

红包金额最低5元

当前余额3.43前往充值 >
需支付:10.00
成就一亿技术人!
领取后你会自动成为博主和红包主的粉丝 规则
hope_wisdom
发出的红包
实付
使用余额支付
点击重新获取
扫码支付
钱包余额 0

抵扣说明:

1.余额是钱包充值的虚拟货币,按照1:1的比例进行支付金额的抵扣。
2.余额无法直接购买下载,可以购买VIP、付费专栏及课程。

余额充值