使用 Armv8-A CPU 中的性能监控单元 (PMU) 配置固件

已于 2025-04-24 23:23:08 修改
阅读量160 收藏
点赞数
CC 4.0 BY-SA版权
分类专栏： ARMv8/ARMv9架构从入门到精通 ARM-TEE-Android 文章标签： PMU mmu cache ddr arm
于 2025-04-24 22:11:12 首次发布
版权声明：本文为博主原创文章，遵循 CC 4.0 BY-SA 版权协议，转载请附上原文出处链接和本声明。
本文链接：https://blog.youkuaiyun.com/weixin_42135087/article/details/147493603
了解本专栏 订阅专栏 解锁全文
操作系统中如何去读写一个armv8/armv9/gic寄存器
baron-周贺贺-代码改变世界ctw
05-24 620
读写寄存器
【ARM v8】如何在ARM上实现x86的rdtsc()函数
从善若水的博客
08-20 2854
System counter是Arm64下独立于CPU core的计数器，在系统上电时，会给此计数器设置固定的频率。一个映射System counter计数器内容的寄存器为`CNTVCT_EL0`，可在用户态下读取此寄存器获取counter值。而`CNTFRQ_EL0`保存的是counter的频率值（详细内容参考《[【ARMv8】通用定时器总结](https://vader.blog.youkuaiyun.com/article/details/123608279)》）。通过下面的函数实现获取counter值及频率值：
ARMv8的精确测量时钟周期
E2MCC的博客
12-27 3097
ARMv8的精确测量时钟周期
[A-08]ARMv8/ARMv9-Memory-内存空间(动态内存控制器与物理内存设备)
基层架构师的分享
09-02 1239
描述基于ARM架构的DDR Controller / DDR PHY 相关内容。
ARM 虚拟机FVP环境搭建
yueyuanhuaqing的专栏
07-12 2988
ARM Fixed Virtual Platforms (FVPs) 是由 ARM 提供的一系列虚拟化硬件模拟器，用于在物理硬件可用之前开发和测试软件。FVP 模型非常适用于软件开发、验证和性能分析，涵盖了从裸机到操作系统和复杂 SoC 系统的各种应用。
ARMv8-M调试与性能分析工具使用手册：提升系统性能的关键步骤
[ARMv8-M调试与性能分析工具使用手册：提升系统性能的关键步骤](https://opengraph.githubassets.com/8ec2fd5cbb0f85dd11f4e5d6a784aeef12fd42e938fa737552aa2decdaadf2d8/lnxblog/ARM_PMU_TEST) # 摘要 本文全面...
【OpenHarmony4.1 之 U-Boot 2024.07源码深度解析】011 - arch\arm\cpu\armv8\start.S 汇编源码逐行详解
|~~~热爱生活、努力学习的小伙汁~~~|
06-30 1439
【OpenHarmony4.1 之 U-Boot 2024.07源码深度解析】011 - arch\arm\cpu\armv8\start.S 汇编源码逐行详解
【置顶】ARMv8/ARMv9架构入门到精通-[目录]
热门推荐
baron-周贺贺-代码改变世界ctw
06-30 2万+
周贺贺，baron，代码改变世界，coding_the_world，Arm精选，arm_2023，安全启动，加密启动 optee、ATF、TF-A、Trustzone、optee3.14、MMU、VMSA、cache、TLB、arm、armv8、armv9、TEE、安全、内存管理、页表，Non-cacheable,Cacheable, non-shareable,inner-shareable,outer-shareable, optee、ATF、TF-A、Trustzone、optee3.14、MMU、V
FVP和Juno平台的内存布局介绍
CyberBytezZ的博客
08-30 337
在实际开发中，开发者需要结合具体的平台和应用需求来设计和管理内存布局，并确保程序正确访问和利用内存资源。本文将介绍FVP（Fixed Virtual Platform）和Juno平台的内存布局，分别展示它们在嵌入式开发中的特点和用法。这个代码示例中，全局变量global_var存放在数据段，局部变量local_var存放在栈上，动态分配的变量dynamic_var存放在堆上。SRAM的地址从0x00000000开始，在编译链接过程中，可执行文件的代码段和数据段会被加载到SRAM中。
ARM架构获取精确时间的方法
weixin_43338497的博客
07-07 4450
ARM架构内核态使能PMU寄存器读取，满足应用层获取系统精确时间的功能。
FR8000 PMU控制PD5输入输出
weixin_43919793的博客
09-15 378
【代码】FR8000 PMU控制PD5输入输出。
通过 RDTSC 指令从 CPU 寄存器中直接获取系统时钟
天行健，地势坤
01-14 2379
rdtsc 简单获取 os 系统时钟
为什么要用多级缓存架构，怎么考虑的？思维导图 代码示例（java 架构)
最新发布
qq_33240556的博客
01-17 481
多级缓存架构被设计用于提高数据访问的速度，减少延迟，并优化资源使用。它通常包含多个层次的缓存，从最接近CPU的高速缓存（如L1、L2缓存）到更远离CPU但容量更大的缓存（如分布式缓存）。在应用层面上，多级缓存可能包括内存缓存、本地磁盘缓存和远程缓存服务等。请注意，这个例子非常简化，真实的缓存系统将涉及更多的细节，例如并发控制、缓存淘汰策略、序列化/反序列化过程、缓存预热、缓存穿透问题处理等。
类比 -高速缓存Cache/内存/磁盘读写速度类比
javaThinker的专栏
08-10 6788
1、计算机设备、组件速度类比 计算机设备、组件 读 类比 机械硬盘 0.1G/S 蜗牛量级（60m/h） 固态盘 1.3G/S 龟速量级（780m/h） 内存 30G/S 跑步量级（23.4km/h） L3 Cache 190G/S 汽车量级（114km/h） L2 Cache 200G/S 跑车量级（120km/h ） L1 Cache 800G/S 飞机量级（600km/h） 类比的速度按量级进行匹配，大家脑海中有个概念就好了。 参考：世界上速度最慢的10种动物
为什么多级缓存是必不可少的？
小技术君
10-27 290
想象一种情况，CPU直接与主内存通信，没有多级缓存架构，性能将受到重大打击！每次内存访问都会产生显著的延迟，导致程序和应用程序的执行速度变慢。在高性能计算领域，每纳秒都很重要，因此内存层次结构的复杂性变得至关重要。今天，让我们深入探讨多级缓存的迷人领域，了解它们在提高系统性能方面的关键作用。????L1、dL1缓存：第一（或最后）防线在这个层次结构的核心是指令级1（iL1）和数据级1（dL1）缓存。这...
GIC CPU Interface寄存器的读写的几种方式
baron-周贺贺-代码改变世界ctw
08-19 378
读取gic寄存器的两种方式，可以是memory-map的方式，也可以是访问系统寄存器的方式
ARM CPU 之 PMU部件（性能监控单元）
nihao_2014的博客
03-23 3470
9.CPU流水线（CPU pipeline）CPU流水线的工作方式就像工业生产上的装配流水线，在CPU中由5-6个不同功能的电路单元组成一条指令处理流水线，然后将一条X86指令分成5-6步后再由这些电路单元分别执行，这样就能实现一个CPU时钟周期完成一条指令，因此提高CPU的运算速度。6.写命中（write hit）当处理器将操作数写回到一个内存缓存的区域时，它首先会检查这个缓存的内存地址是否存在行中，如果存在一个有效的缓存行，则处理器将这个操作数写回到缓存，而不是写回到内存，这个操作被称为写命中。
评论
成就一亿技术人!
拼手气红包6.0元
还能输入1000个字符
 
红包 添加红包
表情包 插入表情
表情包 代码片
 条评论被折叠 查看
添加红包

请填写红包祝福语或标题

个

红包个数最小为10个

元

红包金额最低5元

当前余额3.43元 前往充值 >
需支付：10.00元
成就一亿技术人!
领取后你会自动成为博主和红包主的粉丝 规则
hope_wisdom
发出的红包

打赏作者

Arm精选

你的鼓励将是我创作的最大动力

¥1 ¥2 ¥4 ¥6 ¥10 ¥20
扫码支付：¥1
获取中
扫码支付

您的余额不足，请更换扫码支付或充值

打赏作者

实付元
使用余额支付
点击重新获取
扫码支付
钱包余额 0

抵扣说明：

1.余额是钱包充值的虚拟货币，按照1:1的比例进行支付金额的抵扣。
2.余额无法直接购买下载，可以购买VIP、付费专栏及课程。

余额充值