ARMv8/Armv9架构中shareable属性的介绍

已于 2023-03-17 14:13:25 修改
阅读量637 收藏 3
点赞数 3
CC 4.0 BY-SA版权
文章标签： armv8 armv9 shareable cacheable MMU
于 2023-03-15 12:24:25 首次发布
版权声明：本文为博主原创文章，遵循 CC 4.0 BY-SA 版权协议，转载请附上原文出处链接和本声明。
本文链接：https://blog.youkuaiyun.com/weixin_42135087/article/details/129550892

快速链接:
.
👉👉👉 个人博客笔记导读目录(全部) 👈👈👈

在这里插入图片描述

思考：在页表的Descriptors中的Lower attributes中有一组shareable属性位, 在页表的TCR_EL1寄存器中有一组shareable属性位，在mair_el1寄存器属性编码中，也有Inner和Outer相关的设置，这三者有啥区别呢？

在页表的Descriptors中的Lower attributes中有一个SH属性位

在这里插入图片描述
在页表的TCR_EL1寄存器中有一个SH属性位

在这里插入图片描述
在mair_el1寄存器属性编码中，也有Inner和Outer相关的设置
在这里插入图片描述

以上三个域段有啥区别呢？ 总结如下：

Mair_elx属性位的编码表示，Inner表示配置inner范围内cache的缓存策略，Outer表示配置outer范围内的缓存策略。
如果TCR_EL1.DS = 0, 那么shareable属性使用页表中的SH属性值，如果TCR_EL1.DS = 1，则shareable属性使用TCR_EL1寄存器中的SH属性值。
使用页表项中的属性值，颗粒度更小一些，使用TCR_EL1中的属性值，简直没啥颗粒度。大多数操作系统中还是使用的前者，即使TCR_EL1.DS = 0

最后

如果您已经订阅此付费专栏，请务必加我微信(coding_the_world)，备注"姓名+职业方向+ARM专栏"，我拉您如ARMv8/ARMv9讨论群。
也可以从下述链接找到群号扫码进入：
https://www.processon.com/view/link/641321133524617475ff9b8a

ARMV8体系结构简介：AArch64应用级体系结构之Synchronization and semapores
简单同学
01-21 571
1.前言 本文主要介绍原子变量的实现原理，对原子变量的修改有一套特殊的机制 2. Local monitor和Global monitor UP时执行Load EX和Store EX时仅需关注Local Monitor的状态即可 图 UP时Local Monitor和Global Monitor SMP时执行Load EX和Store EX时需关注Local Monitor和Glob...
ARMv8/Armv9架构中cacheable属性的介绍
baron-周贺贺-代码改变世界ctw
03-15 588
思考：在页表的Descriptors中的Lower attributes中的AttrIndx中指向的MAIR_EL1寄存器中有配置cacheable属性, 在TCR_EL1寄存器中有cacheable属性位ORGN0、IRGN0、ORGN1、IRGN1，这两种cacheable属性有啥区别呢？在页表的Descriptors中的Lower attributes中的AttrIndx中指向的MAIR_EL1寄存器中有配置cacheable属性。👉👉👉 个人博客笔记导读目录(全部) 👈👈👈。
armv8 cacheable/shareable
hhcs
09-07 921
arm cachable
【华为云技术分享】ARMv8-A存储模型概述(2)
华为云官方博客
04-22 4178
上一期中我们介绍了ARMv8-A架构中的地址转换机制和访问控制机制，这一期我们将考察ARMv8-A架构中的应用级内存模型（Application Level Memory Model）。 一、ARMv8-A架构的应用内存模型 应用级内存模型指的是从应用软件的视角来观察和操作处理器的内存行为而形成的模型。ARM v8-A 架构中的内存主要有两种类型： Normal类型：对该种类型的内存可以...
ARMv8中non-shareable,inner-shareable,outer-shareable属性
weixin_43274923的博客
05-06 5310
如果将block的内存属性配置成Non-cacheable，那么数据就不会被缓存到cache，那么所有observer看到的内存是一致的，也就说此时也相当于Outer Shareable。 其实官方文档，也有这一句的描述： 在B2.7.2章节 “Data accesses to memory locations are coherent for all observers in the system, and correspondingly are treated as being Outer S...
mpu 配置内存空间_ARM存储器之：存储保护单元MPU
weixin_39652810的博客
12-21 404
本文引用地址：http://www.eepw.com.cn/article/257010.htm一些嵌入式系统使用多任务的操作和控制。这些系统必须提供一种机制来保证正在运行的任务不破坏其他任务的操作。即要防止系统资源和其他一些任务不受非法访问。要达到这一目的通常有软件保护和硬件保护两种途径。这里软件保护是指仅靠软件来保护系统资源。系统中无保护硬件或硬件没启动。在多任务的系统中，通常要运行操作系统来...
《Armv8/armv9架构入门指南》-【第三章】- ARMv8 基础知识
baron-周贺贺-代码改变世界ctw
05-07 1733
3. ARMv8 基础知识 在 ARMv8 中，执行发生在四个异常级别之一。在 AArch64 中，异常级别决定了特权级别，类似于 ARMv7中定义的特权级别。异常级别决定特权级别，因此在 ELn 执行对应于特权PLn。类似地，具有比另一个更大的n值的异常级别处于更高的异常级别。一个数字比另一个小的异常级别被描述为处于较低的异常级别。 异常级别提供了适用于 ARMv8 架构的所有操作状态的软件执行权限的逻辑分离。它类似于并支持计算机科学中常见的分层保护域的概念。 EL0 Normal user appli
《Armv8/armv9架构入门指南》-【第二章】ARMv8‑A 架构和处理器
baron-周贺贺-代码改变世界ctw
05-02 1860
ARM 架构可以追溯到 1985 年，但它并没有停滞不前。相反，它从早期的 ARM 内核开始大规模发展，每一步都增加了特性 和功能： ARMv4 及更早版本 这些早期的处理器仅使用 ARM 32 位指令集。ARMv4T ARMv4T 架构将 Thumb 16 位指令集添加到 ARM 32 位指令集。这是第一个获得广泛许可的架构。它由 ARM7TDMI®和 ARM9TDMI®处理器实现 ARMv5TE ARMv5TE 架构增加了对 DSP 类型操作的改进，饱和算法，以及用于 ARM 和 Thumb 互通。
【置顶】ARMv8/ARMv9架构入门到精通-[目录]
热门推荐
baron-周贺贺-代码改变世界ctw
06-30 2万+
周贺贺，baron，代码改变世界，coding_the_world，Arm精选，arm_2023，安全启动，加密启动 optee、ATF、TF-A、Trustzone、optee3.14、MMU、VMSA、cache、TLB、arm、armv8、armv9、TEE、安全、内存管理、页表，Non-cacheable,Cacheable, non-shareable,inner-shareable,outer-shareable, optee、ATF、TF-A、Trustzone、optee3.14、MMU、V
《Armv8/armv9架构入门指南》-【第一章】- 前言
baron-周贺贺-代码改变世界ctw
05-07 1959
《Armv8/armv9架构入门指南》中文文档。ARM中文，ARM第一本中文文档
ARM各种Memory类型理解
W1Z1Q的专栏
02-17 1万+
介绍ARM各种Memory类型理解
mair_el1和页表关联
hhcs
08-30 908
mair kernle
ARMv8内存属性与类型（Memory types and attributes）简介
DayDayUp
02-11 1万+
ARMv8中将内存分为两种类型：Normal memory和Device memory，Normal memory适用于系统中的大部分内存，而Device memory则适用于外设所使用的内存。
ARM64体系结构与编程之cache必修课（中）
M120674的专栏
06-10 1751
为什么系统软件人员要深入了解cache？ 在一个系统中，cache无处不在，对于一个系统编程人员来说，你无法躲藏。下图是一个经典的ARM64系统的架构图，由Corte-A72和Cortex-53组成了大小核架构，每个CPU核心都有L1 cache，每个cluster里共享一个L2 cache，另外还有Mali GPU和DMA外设。 对于系统软件人员，下面几个常常疑惑的问题： cache的内部组织架构是怎么样的？能否画出一个cache的layout图？什么是set，way？ 直接映射，
4.3 Cache Controller的基本组成
sailing_w的专栏
02-12 2470
在一个处理器系统中，存储器子系统是一个被动部件，由来自处理器的存储器读写指令和外部设备发起的DMA操作触发。虽然在存储器子系统中并无易事，DMA操作依然相对较易处理。在多数设计中，一个设备的DMA操作最先看到的是LLC，之后在于其他Cache进行一致性操作。通常处理器系统的LLC控制器将首先处理这些DMA操作。 随着通用处理器集成了更多的智能外部设备，这些智能设备已经直接参与到处理器系统的Ca
【ARM Cache 与 MMU/MPU 系列文章 3 – Cache 与 MPU 是什么关系？】
CodingCos的博客
11-07 1829
MPU 全称"Memory Protection Unit"，中文叫“存储保护单元”，它是 Cortex-M 处理器内部的一个模块（注意：并不是所有 Cortex-M 版本都支持 MPU，并且在一些支持 MPU 的 Cortex-M 版本上，MPU 也是可选组件)。MPU 介于 Core 和 Bus matrix 中间。
ARM基础(3)：MPU内存保护单元详解及例子
主要分享嵌入式软件、人工智能部分知识
06-11 8426
MPU是ARM处理器中的一个特性，它提供了内存保护和访问控制的功能，通常用于实现操作系统的内存隔离和保护。比如我们可以设置所有的RAM为不可执行，这样就可以避免代码注入攻击。最近做项目过程中，使用的几个Cortex核都用到了MPU，我发现MPU不仅仅起到一个内存保护的作用，它还和Cache有关，还能加快外接存储设备的访问速度。所以这篇文章就来详细地介绍一下MPU。
ARMv8-A编程指导之内存序（3）
flyingnosky的专栏
02-22 916
3 内存属性 系统的内存映射被分为多个区域。每个区域可能需要不同的内存属性，这些访问权限包括不同特权级的读写权限，内存类型，和cache策略。代码和数据的功能部分通常在内存映射中被分组，每个区域的属性被单独控制。MMU执行该功能。转换表项使MMU硬件将虚拟地址转化为物理地址。另外，他们指定了很多与每个page相关的属性。 下图显示了内存属性是如何在stage1中的block项指定的。转换表中的block项定义了每个内存区域的属性。Stage2的block项与这不一样。 ...
ARMv8 架构百日谈 第一日
wuchikuangtu的专栏
10-23 6155
1、aarch64状态下，TCR寄存器决定了va有两个范围，包括EL1和EL0下。 2、x30一般用作函数返回的存储地址用 3、SP是否配置为16byte对齐是可以在EL1下配置的 4、尝试执行一条非word对齐的指令会导致对齐异常 5、PSTATE包含的基本标志有NZCV，分别表示负数，0，进位，溢出，这些标志的作用是为了执行跳转指令的时候进行判断，前面的指令有可能更新这些标志，所以分支
内存NORMAL NC属性和normal属性
最新发布
03-08
### 内存 NORMAL NC 属性与 normal 属性的区别及作用 #### 正常内存（Normal Memory） 正常内存在 ARM 架构下具有多种访问属性，这些属性通过 MAIR_EL1 系统寄存器来定义。对于 Normal 类型的内存，可以进一步细分为不同的子类别，其中包括 Inner Shareable 和 Outer Shareable 访问模式以及缓存策略的选择。 - **可缓存性**：支持写回（Write Back）、写穿透（Write Through）或不缓存（Non-cacheable）。这种灵活性允许操作系统针对不同应用场景优化性能表现[^1]。 - **共享特性**：能够被多个处理器核心视为一致视图，在多核环境中非常重要。 ```assembly // 设置MAIR_EL1寄存器以配置Normal类型的内存属性 mrs x0, mair_el1 // 读取当前设置到X0寄存器 orr x0, x0, #(0x44 << 0) // 将第0个条目设为Device nGnRnE msr mair_el1, x0 // 更新MAIR_EL1寄存器 isb // 同步指令流屏障确保更改生效 ``` #### Normal Non-Cacheable (NC) 当提到 `Normal NC` 或者称为不可缓存的正常内存时，则特指那些虽然属于 Normal 范畴但是明确禁止使用任何级别的硬件缓存机制来进行加速操作的对象。这类设定通常用于特定场景： - **设备通信接口**：某些外设可能依赖于精确的时间序列或者直接映射地址空间交互，此时启用缓存反而可能导致数据一致性问题甚至功能失效。 - **调试目的**：为了便于追踪程序行为而不受高速缓冲影响，开发者可能会选择将部分代码段标记为此种方式执行。 综上所述，尽管两者都归属于广义上的 “normal”，但具体实现细节却有着本质差异——前者提供了丰富的选项以便充分利用现代 CPU 缓存体系结构的优势；后者则完全绕过了这一层抽象从而保证了绝对意义上的即时性和准确性。
评论 1
添加红包

请填写红包祝福语或标题

个

红包个数最小为10个

元

红包金额最低5元

当前余额3.43元 前往充值 >
需支付：10.00元
成就一亿技术人!
领取后你会自动成为博主和红包主的粉丝 规则
hope_wisdom
发出的红包

打赏作者

Arm精选

你的鼓励将是我创作的最大动力

¥1 ¥2 ¥4 ¥6 ¥10 ¥20
扫码支付：¥1
获取中
扫码支付

您的余额不足，请更换扫码支付或充值

打赏作者

实付元
使用余额支付
点击重新获取
扫码支付
钱包余额 0

抵扣说明：

1.余额是钱包充值的虚拟货币，按照1:1的比例进行支付金额的抵扣。
2.余额无法直接购买下载，可以购买VIP、付费专栏及课程。

余额充值