ARMv8/Armv9架构中shareable属性的介绍

原创 已于 2023-03-17 14:13:25 修改 · 691 阅读 · 3 ·
CC 4.0 BY-SA版权
版权声明：本文为博主原创文章，遵循 CC 4.0 BY-SA 版权协议，转载请附上原文出处链接和本声明。
文章标签：

#armv8 #armv9 #shareable #cacheable #MMU

于 2023-03-15 12:24:25 首次发布

快速链接:
.
👉👉👉 个人博客笔记导读目录(全部) 👈👈👈

在这里插入图片描述

思考：在页表的Descriptors中的Lower attributes中有一组shareable属性位, 在页表的TCR_EL1寄存器中有一组shareable属性位，在mair_el1寄存器属性编码中，也有Inner和Outer相关的设置，这三者有啥区别呢？

在页表的Descriptors中的Lower attributes中有一个SH属性位

在这里插入图片描述
在页表的TCR_EL1寄存器中有一个SH属性位

在这里插入图片描述
在mair_el1寄存器属性编码中，也有Inner和Outer相关的设置
在这里插入图片描述

以上三个域段有啥区别呢？ 总结如下：

Mair_elx属性位的编码表示，Inner表示配置inner范围内cache的缓存策略，Outer表示配置outer范围内的缓存策略。
如果TCR_EL1.DS = 0, 那么shareable属性使用页表中的SH属性值，如果TCR_EL1.DS = 1，则shareable属性使用TCR_EL1寄存器中的SH属性值。
使用页表项中的属性值，颗粒度更小一些，使用TCR_EL1中的属性值，简直没啥颗粒度。大多数操作系统中还是使用的前者，即使TCR_EL1.DS = 0

最后

如果您已经订阅此付费专栏，请务必加我微信(coding_the_world)，备注"姓名+职业方向+ARM专栏"，我拉您如ARMv8/ARMv9讨论群。
也可以从下述链接找到群号扫码进入：
https://www.processon.com/view/link/641321133524617475ff9b8a

ARMv8/Armv9架构中cacheable属性的介绍
baron-周贺贺-代码改变世界ctw
03-15 637
思考：在页表的Descriptors中的Lower attributes中的AttrIndx中指向的MAIR_EL1寄存器中有配置cacheable属性, 在TCR_EL1寄存器中有cacheable属性位ORGN0、IRGN0、ORGN1、IRGN1，这两种cacheable属性有啥区别呢？在页表的Descriptors中的Lower attributes中的AttrIndx中指向的MAIR_EL1寄存器中有配置cacheable属性。👉👉👉 个人博客笔记导读目录(全部) 👈👈👈。
ARMv8/ARMv9页表属性的详细介绍
CodeMaven的博客
09-13 383
总结起来，ARMv8和ARMv9页表属性提供了丰富的配置选项，可以实现对虚拟内存的灵活管理。通过设置访问权限、内存类型和映射属性，我们可以对页面的访问行为、内存特性和映射关系进行精确控制，以满足不同嵌入式系统的需求。在ARMv8和ARMv9中，页表属性用于描述页表项的特征和行为。通过设置不同的映射属性，可以实现对不同大小页面的映射和管理。通过设置不同的内存类型属性，可以对内存访问行为进行优化，并实现对内存的灵活管理。通过设置不同的物理地址、虚拟地址和属性，可以实现对页表的灵活配置。参数表示页表项的属性。
ARM 学习笔记（二）
日常学习记录
07-20 1352
参考文献：《ARM ArchitectureReference Manual ARMv7-A and ARMv7-R edition》
ARM各种Memory类型理解
W1Z1Q的专栏
02-17 1万+
介绍ARM各种Memory类型理解
mair_el1和页表关联
hhcs
08-30 1007
mair kernle
armv8 cacheable/shareable
hhcs
09-07 988
arm cachable
关于 arm 核 MPU中cacheable bufferable、shareable的理解
ICer_Designer的博客
07-07 1319
（如 Snoop Control Unit, SCU）或软件管理（如 Clean/Invalidate Cache）确保多核/外设看到的数据一致。，写操作可以缓存在总线写缓冲区（Write Buffer）中，无需等待从设备（Slave）立即完成。（以及 ARMv7-M/v8-M 架构）中，内存属性（Memory Attributes）如。：外设寄存器（如 GPIO）、DMA 缓冲区（避免 Cache 一致性问题）。：普通内存（如 SRAM），允许写合并（Write Merging）优化。
《Armv8/armv9架构入门指南》-【第三章】- ARMv8 基础知识
baron-周贺贺-代码改变世界ctw
05-07 1782
3. ARMv8 基础知识 在 ARMv8 中，执行发生在四个异常级别之一。在 AArch64 中，异常级别决定了特权级别，类似于 ARMv7中定义的特权级别。异常级别决定特权级别，因此在 ELn 执行对应于特权PLn。类似地，具有比另一个更大的n值的异常级别处于更高的异常级别。一个数字比另一个小的异常级别被描述为处于较低的异常级别。 异常级别提供了适用于 ARMv8 架构的所有操作状态的软件执行权限的逻辑分离。它类似于并支持计算机科学中常见的分层保护域的概念。 EL0 Normal user appli
【置顶】ARMv8/ARMv9架构入门到精通-[目录]
热门推荐
baron-周贺贺-代码改变世界ctw
06-30 2万+
周贺贺，baron，代码改变世界，coding_the_world，Arm精选，arm_2023，安全启动，加密启动 optee、ATF、TF-A、Trustzone、optee3.14、MMU、VMSA、cache、TLB、arm、armv8、armv9、TEE、安全、内存管理、页表，Non-cacheable,Cacheable, non-shareable,inner-shareable,outer-shareable, optee、ATF、TF-A、Trustzone、optee3.14、MMU、V
《Armv8/armv9架构入门指南》-【第一章】- 前言
baron-周贺贺-代码改变世界ctw
05-07 2033
《Armv8/armv9架构入门指南》中文文档。ARM中文，ARM第一本中文文档
《Armv8/armv9架构入门指南》-【第二章】ARMv8‑A 架构和处理器
baron-周贺贺-代码改变世界ctw
05-02 1911
ARM 架构可以追溯到 1985 年，但它并没有停滞不前。相反，它从早期的 ARM 内核开始大规模发展，每一步都增加了特性 和功能： ARMv4 及更早版本 这些早期的处理器仅使用 ARM 32 位指令集。ARMv4T ARMv4T 架构将 Thumb 16 位指令集添加到 ARM 32 位指令集。这是第一个获得广泛许可的架构。它由 ARM7TDMI®和 ARM9TDMI®处理器实现 ARMv5TE ARMv5TE 架构增加了对 DSP 类型操作的改进，饱和算法，以及用于 ARM 和 Thumb 互通。
【华为云技术分享】ARMv8-A存储模型概述(2)
华为云官方博客
04-22 4217
上一期中我们介绍了ARMv8-A架构中的地址转换机制和访问控制机制，这一期我们将考察ARMv8-A架构中的应用级内存模型（Application Level Memory Model）。 一、ARMv8-A架构的应用内存模型 应用级内存模型指的是从应用软件的视角来观察和操作处理器的内存行为而形成的模型。ARM v8-A 架构中的内存主要有两种类型： Normal类型：对该种类型的内存可以...
ARMv8中non-shareable,inner-shareable,outer-shareable属性
weixin_43274923的博客
05-06 5726
如果将block的内存属性配置成Non-cacheable，那么数据就不会被缓存到cache，那么所有observer看到的内存是一致的，也就说此时也相当于Outer Shareable。 其实官方文档，也有这一句的描述： 在B2.7.2章节 “Data accesses to memory locations are coherent for all observers in the system, and correspondingly are treated as being Outer S...
mpu 配置内存空间_ARM存储器之：存储保护单元MPU
weixin_39652810的博客
12-21 435
本文引用地址：http://www.eepw.com.cn/article/257010.htm一些嵌入式系统使用多任务的操作和控制。这些系统必须提供一种机制来保证正在运行的任务不破坏其他任务的操作。即要防止系统资源和其他一些任务不受非法访问。要达到这一目的通常有软件保护和硬件保护两种途径。这里软件保护是指仅靠软件来保护系统资源。系统中无保护硬件或硬件没启动。在多任务的系统中，通常要运行操作系统来...
ARMV8体系结构简介：AArch64应用级体系结构之Synchronization and semapores
简单同学
01-21 602
1.前言 本文主要介绍原子变量的实现原理，对原子变量的修改有一套特殊的机制 2. Local monitor和Global monitor UP时执行Load EX和Store EX时仅需关注Local Monitor的状态即可 图 UP时Local Monitor和Global Monitor SMP时执行Load EX和Store EX时需关注Local Monitor和Glob...
ARM64内存属性及MAIR配置
suifengershi2000的博客
02-07 6876
内存属性分为2类： Normal型：sram或者dram那样的内存空间，一般都是过cache的（当然也可不过cache，如外设访问的地址空间，标记为NC） device型：设备寄存器那样的io空间，都不会过cache。Device属性的内存空间还有下面三种子属性，都有打开和关闭的定义。 G（gather：对多个memory的访问可以合并） nG与之相反 R（Reordering：对内存访问指令进行重排） nR与之相反 E（Early Write Acknowledgement hint：写操作的a
arm处理器的shareable domain介绍
liverdream的专栏
11-01 473
本文主要介绍arm shareble domain的概念，包括这个概念出现的初衷和应用。
ARM 的 缓存一致性
u011011827的博客
06-21 2790
缓存一致性
[register]-ARMV8-aarch64 部分系统寄存器总结(必背)
baron-周贺贺-代码改变世界ctw
10-16 6173
ELR_ELx 异常链接寄存器 该寄存器只有ELR_EL1 ELR_EL2 ELR_EL3, 没用ELR_EL0. 因为异常不会routing(target)到EL0. 例如在user mode时触发了一个target到EL1的irq异常，那么会将PC指针保持到ELR_EL1中，然后跳转到EL1的异常向量表中; user mode时触发了一个target到EL3的irq异常，，那么会将PC指针保持到ELR_EL3中，然后跳转到EL3的异常向量表中; ELR_ELx (exception Syn...
ARMv7与ARMv8架构中DSB指令的行为差异有哪些？
最新发布
09-20
<think> 嗯，用户现在聚焦在ARMv7和ARMv8架构中DSB指令的行为差异上，这是个相当专业的问题。从对话历史看，用户已经理解了DSB的基础应用场景，现在需要更底层的架构细节。 用户可能正在开发跨ARM架构的底层驱动或安全关键系统，需要确保代码在不同架构下的正确性。ta特意要求对比行为差异而非重复基础定义，说明具备相当的背景知识。有趣的是，ta还引用了站内关于MPU差异的内容，暗示对内存系统特性有连带关注。 关于技术点，需要拆解三个维度：首先是指令功能的演变，重点在ARMv8弱化的默认屏障语义；其次是内存类型的影响，特别是ARMv8新增的内存属性；最后要考虑异常级别带来的权限差异。其中"full system"范围参数的变化最值得强调，这直接关系到多核同步的可靠性。 用户没有提及具体应用场景，但结合此前讨论的DMA和中断控制器案例，应该补充实际操作建议。比如在ARMv8下使用设备内存时，可能需要额外的参数配置才能达到ARMv7的默认效果。另外，TrustZone环境下的DSB行为差异也得提一下，这对安全开发很重要。 准备用表格对比架构差异时犹豫过是否太学术化，但考虑到用户此前的专业提问，表格反而是高效的选择。需要确保每个条目都有明确的技术依据，比如根据ARM手册D1.7.2节的屏障范围定义。最后的性能提示很实用，毕竟DSB过度使用会导致流水线阻塞。 </think> 以下是ARMv7与ARMv8架构中**DSB指令的行为差异**详解： --- ### **一、功能范围与参数变化** | 特性 | ARMv7 | ARMv8 | 差异说明 | |---------------------|-----------------------------------|-----------------------------------|---------------------------| | **默认屏障范围** | 默认为`SY` (全系统) | 默认为`OSH` (Outer Shareable) [^1] | ARMv8默认范围更小，需显式指定`SY`参数 | | **参数可选性** | 仅支持`SY` (全系统) | 新增`NSH`/`OSH`/`ISH`/`SY`四级范围 | ARMv8支持精细化控制屏障粒度[^1] | | **屏障方向** | 仅单向屏障（写操作→后续操作） | 支持`DSB ST`（仅存储操作同步） | ARMv8新增存储操作专用屏障[^1] | > **关键点**：ARMv8通过参数扩展了屏障粒度控制，开发者需显式指定`SY`才能达到ARMv7的全系统效果。 --- ### **二、内存属性影响差异** #### **ARMv7行为** 内存访问的屏障效果**不受内存类型影响**，例如： ```armasm STR R0, [R1] ; 写入设备寄存器 DSB ; 强制完成所有内存访问（无论Normal/Device） ``` #### **ARMv8行为** DSB效果受**内存属性定义**约束（参考MPU配置）： - 对`Normal`内存：DSB仅保证当前核的写缓冲清空 - 对`Device`内存：DSB确保总线事务完成（如对硬件的写操作）[^1] ```c /* ARMv8需考虑内存类型 */ write_to_device_reg(); // 设备寄存器操作 DSB SY // 必须用SY确保设备访问完成 ``` > **差异根源**：ARMv8的内存属性间接性设计（MPU索引机制）导致屏障行为与内存类型强关联[^1]。 --- ### **三、特权级别兼容性** | 场景 | ARMv7 | ARMv8 | |---------------------|---------------------------|------------------------------------| | **EL0（用户态）** | 执行DSB触发**UNDEF异常** | 允许执行（需配置`HCR_EL2.TSC`位） | | **EL1/EL2（特权态）** | 正常执行 | 正常执行 | > ⚠️ ARMv8在非特权级执行DSB需硬件辅助，否则仍会异常[^1]。 --- ### **四、与异常处理的交互** #### **共同点** 两架构中DSB均保证： 1. 屏障前的内存访问在异常入口**可见** 2. 异常返回后的指令在屏障后执行 #### **ARMv8增强** 引入`DSB nXS`选项（`nXS` = Non-shareable），针对**单核场景优化**： ```armasm DSB nSY ; 仅同步非共享内存，减少多核开销 ``` 适用于禁用缓存共享的单核嵌入式场景[^1]。 --- ### **五、典型场景行为对比** 假设多核系统中核0执行： ```c STR R0, [R1] // 写共享内存 DSB // 屏障指令 STR R2, [R3] // 后续写操作 ``` | 观测点 | ARMv7 | ARMv8 (无参数) | |----------------|--------------------------------|--------------------------------| | **核1看到[R1]** | 必定看到新值（全系统同步） | 可能看到旧值（默认OSH范围） | | **核1看到[R3]** | 可能为新值（无顺序保证） | 可能为新值（无顺序保证） | > 💡 **结论**：ARMv8必须使用`DSB SY`才能确保多核数据可见性等同于ARMv7。 --- ### **总结差异** 1. **参数精细化**：ARMv8通过`NSH/OSH/ISH/SY`四级参数控制屏障范围 2. **内存敏感**：ARMv8的DSB效果受MPU内存类型定义影响 3. **特权级扩展**：ARMv8有限支持用户态DSB执行 4. **单核优化**：ARMv8新增`nXS`后缀减少无共享场景开销 > 📌 **迁移建议**： > 将ARMv7的`DSB`替换为ARMv8的`DSB SY`，确保全系统同步语义一致。 --- ### **相关问题** 1. 如何在ARMv8中正确实现多核间的内存同步原语？ 2. ARMv8的`DSB ST`指令适用于哪些具体场景？ 3. 不同内存属性（Normal/Device）对ARMv8屏障指令的性能影响如何量化？ 4. 在TrustZone安全扩展中，DSB指令的行为有何特殊约束？ [^1]: ARMv8-M架构MPU编程模型差异说明
评论 1
成就一亿技术人!
拼手气红包6.0元
还能输入1000个字符
 
红包 添加红包
表情包 插入表情
表情包 代码片
 条评论被折叠 查看
添加红包

请填写红包祝福语或标题

个

红包个数最小为10个

元

红包金额最低5元

当前余额3.43元 前往充值 >
需支付：10.00元
成就一亿技术人!
领取后你会自动成为博主和红包主的粉丝 规则
hope_wisdom
发出的红包

打赏作者

Arm精选

你的鼓励将是我创作的最大动力

¥1 ¥2 ¥4 ¥6 ¥10 ¥20
扫码支付：¥1
获取中
扫码支付

您的余额不足，请更换扫码支付或充值

打赏作者

实付元
使用余额支付
点击重新获取
扫码支付
钱包余额 0

抵扣说明：

1.余额是钱包充值的虚拟货币，按照1:1的比例进行支付金额的抵扣。
2.余额无法直接购买下载，可以购买VIP、付费专栏及课程。

余额充值