【MMSYDZ】SC031GS 通过 TRIG 引脚实现外部控制曝光

最新推荐文章于 2024-10-31 14:07:15 发布

舜雨电子

最新推荐文章于 2024-10-31 14:07:15 发布

阅读量2k

点赞数 45

文章标签：单片机嵌入式硬件

本文链接：https://blog.youkuaiyun.com/weixin_42006477/article/details/136670426

版权

SC031GS 是一款 Global shutter CMOS 图像传感器，最高支持 640H×480V @ 240fps 的
传输速率。SC031GS 输出黑白图像，有效像素窗口为 640H×480V，支持复杂的片上操作—
—例如窗口化、水平或垂直镜像化等。
SC031GS 可以通过标准的 I2C 接口进行配置。
SC031GS 可以通过 TRIG 引脚实现外部控制曝光

图 1-1 展示了 SC031GS 图像传感器的功能模块。
光学阵列
640*480 模拟处理模块数字处理模块
行
输
入
列输入
SC031GS Block Diagram
PLL
EXTCLK
系统控制 I2C Slave

XSHUTDN SCL SDA TRIG
上电时序
DVDD 外部供电 1.5V，上电时序要求如下：
SC031GS 设计应用指南
Copyright © 2017 Jiangsu Smartsens Technology Co., Ltd. 5 SC031GS 设计应用指南 V1.3 2018.6.21 DOVDD
DVDD
XSHUTDN
I2C
T1
I2C activity is ready
AVDD
cut off power
T3
T4
T2
图 1-2 上电时序图
说明：
1).T1>0ms, T2>1ms，T3>2ms, T4>2ms;
1.3.1. 睡眠模式
在睡眠模式下，寄存器保持不变。SC031GS 提供两种方式进入睡眠模式：

将 XSHUTDN 拉低，此时不能访问寄存器。
将寄存器 16’h0100[0]写入 0, 此时仍然可以访问传感器的寄存器。
表 1-1 睡眠模式控制寄存器
地址寄存器名默认值读/写描述
16’h0100 Manual sleep mode ’b0 R/W
Bit[0]: manual stream enable
0：sleep enable
1：sleep disable
1.3.2. 复位模式
在复位模式下，SC031GS 所有寄存器都重置为默认值；通过将 SC031GS 寄存器 16’h0103
的 Bit[0]设置为 1 进入复位模式。
表 1-2 软复位控制寄存器
地址寄存器名默认值读/写描述
16’h0103 Rst_pon ’b0 W Bit[0]: rst soft
Company Confidential
SC031GS 设计应用指南
Copyright © 2017 Jiangsu Smartsens Technology Co., Ltd. 6 SC031GS 设计应用指南 V1.3 2018.6.21
1.4.配置接口
SC031GS 提供标准的 I2C总线配置接口对寄存器进行读写，I2C设备地址由 PAD SID0,SID1
的电平值决定，如表格 1-3 所示。
表 1-3 I2C 设备地址控制
7Bit I2C 设备地址 SID0 SID1
7’h30 低电平低电平
7’h31 高电平低电平
7’h32 低电平高电平
7’h33 高电平高电平
消息类型：16-bit 地址、8-bit 数据和 7-bit 设备地址
I2C 时序
S
Slave
Address R/W A
Sub
Address
[15:8]
data A
Sub
Address
[7:0]
A A/Ã P
S
Slave
Address A
Sub
Address
[15:8]
A
Sub
Address
[7:0]
A 0 Sr Slave
Address 1 data Ã P A
S
Slave
Address A
Sub
Address
[15:8]
A
Sub
Address
[7:0]
A 0 data A/Ã P
I2C Write
I2C Read
Slave to Master S: Start Condition A: Acknowledge
Master to Slave P: Stop Condition A: No-Acknowledge
Direction depends on the operation Sr: Restart Condition
Company Confidential
SC031GS 设计应用指南
Copyright © 2017 Jiangsu Smartsens Technology Co., Ltd. 7 SC031GS 设计应用指南 V1.3 2018.6.21
图 1-3 I
2C 接口时序
注意：
图 1-3 是在 400kHz 模式下的 I2C 时序。
判断上升沿起始或下降沿终止的电平阈值为 10%；判断上升沿终止或下降沿起始
的阈值为 90%。
表 1-4 I2C 接口时序详细参数
符号参数最小值典型值最大值单位
fI2C 时钟频率 — — 400 kHz
tlow 时钟低电平时间 1.3 — — μs
thigh 时钟高电平时间 0.6 — — μs
tsl2dov SCL 拉低至输出数据有效间时间间隔 0.1 — 0.9 μs
tbusft 下一个起始状态前总线空闲时间 1.3 — — μs
tscst0 起始条件保持时间 0.6 — — μs
tscst 起始条件建立时间 0.6 — — μs
tdiht 输入数据保持时间 0 — — μs
tdist 输入数据建立时间 0.1 — — μs
tscst1 终止条件建立时间 0.6 — — μs
tf/tr 下降上升时间比 — — 0.3 μs
tdoht 输出数据保持时间 0.05 — — μs
1.5.数据接口
SC031GS 提供两种数据接口：MIPI、 LVDS。
1.5.1 MIPI
SC031GS 提供串行视频端口（MIPI）。图 1-4 是 MIPI/LVDS 数据接口示意图，其中 Sensor
支持 1/2lane 来传输图像 8/10/12bit 数据。
SCL
SDA(IN)
SDA(OUT)
tf thigh tr tlow tscst0 tscht tdist tscst1 tbusft tsl2dov tdoht
tdiht
Company Confidential
SC031GS 设计应用指南
Copyright © 2017 Jiangsu Smartsens Technology Co., Ltd. 8 SC031GS 设计应用指南 V1.3 2018.6.21 MIPI/LVDS TX MIPI/LVDS RX
（Clock+）MCP
（Clock-）MCP
（Clock+）MCP
（Clock-）MCP
（+）D0_P
（-）D0_N
（+）D0_P
（-）D0_N
（+）D1_P
（-）D1_N
（+）D1_P
（-）D1_N
图 1-4 MIPI/LVDS 接口示意图
图 1-5 是 MIPI 底层数据包的简略示意图，其中分别展示了一个短数据包和长数据包的
传输过程。
图 1-5 MIPI 底层数据包示意图
图 1-6 展示了 MIPI 长、短数据包结构示意图。其中数据标识 DI(Data Identifier)用来区分
不同的数据包类型。图 1-7 展示了 MIPI 工作在 2lane 模式下的数据包传输示意图，需要注意
的是，在 2lane 模式下传输的一行数据包个数必须是偶数。图 1-8 中，DI 包括两部分，分别
是虚拟通道（VC）和数据类型（DT）。默认情况下，Sensor 给出的 MIPI 数据 VC 值都是 0，
而 DT 值如表 1-5 所示。
Company Confidential
SC031GS 设计应用指南
Copyright © 2017 Jiangsu Smartsens Technology Co., Ltd. 9 SC031GS 设计应用指南 V1.3 2018.6.21
图 1-6 MIPI 长/短数据包结构示意图
图 1-7 MIPI 2-lane 模式数据包传输示意图
图 1-8 MIPI 数据包 DI 结构
表 1-5 MIPI 数据类型
DT 描述
8’h00 帧起始短包
8’h01 帧结束短包
8’h2a 8-bit 模式下数据长包
Company Confidential
SC031GS 设计应用指南
Copyright © 2017 Jiangsu Smartsens Technology Co., Ltd. 10 SC031GS 设计应用指南 V1.3 2018.6.21
DT 描述
8’h2b 10-bit 模式下数据长包
8’h2c 12-bit 模式下数据长包
表 1-6 是 MIPI 调整相关寄存器。
表 1-6 MIPI 同步调整寄存器
功能寄存器名描述
MIPI pad 引脚输出(高位) 16’h3000 Bit[3:0]：pad_ctrl
4’h0:MIPI pad 引脚输出
4’hf:DVP pad 引脚输出
MIPI pad 引脚输出(低位) 16’h3001 Bit[7:0]：pad_ctrl
8’hff:DVP pad 引脚输出
8’h00:MIPI pad 引脚输出
MIPI fifo read 使能 16’h4603 Bit[0]：mipi_read_dis
0~mipi read from fifo enable
1~mipi read from fifo enable
MIPI lane 数量 16’h3018 Bit[7:5]: mipi lane num-1
3’h0~ 1 lane mode
3’h1~ 2 lane mode
MIPI 输出数据模式 16’h3031 Bit[3:0]: mipi bit mode
4’h8~ raw8 mode
4’ha~ raw10 mode
4’hc~ raw12 mode
MIPI clock 设置 16’h303f Bit[7]: pclk sel
1’b0~ sel pll_pclk
MIPI 模式下 FIFO 设置 16’h3c00 Bit[2]: fifo mode
1’b0~ fifo data for mipi
LP 模式驱动 16’h3650 Bit[1:0]: LP 模式驱动能力调整，默认
10
HS 模式驱动 16’h3651 Bit[2:0]: HS 模式驱动能力调整，默
认 101
MIPI Lane 0&1 延时 16’h3652 Bit[7]: lane0 相位反向，默认 0
Bit[6:4] ~ lane0 延时，100ps/step，默
认 3’b100
Bit[3] ~ lane1 相位反向，默认 0
Bit[2:0] ~ lane1 延时，100ps/step，默
认 3’b100
MIPI Clock 延时 16’h3654 Bit[3] ~ 时钟反向，默认 0
Bit[2:0] ~ 时钟延时，100ps/step，默
认 3’b100
Company Confidential
SC031GS 设计应用指南
Copyright © 2017 Jiangsu Smartsens Technology Co., Ltd. 11 SC031GS 设计应用指南 V1.3 2018.6.21
1.5.2 LVDS
SC031GS 提供串行视频端口（LVDS）,其数据接口与 MIPI 数据接口复用，通过寄存器控
制选择输出 LVDS 格式数据。支持 1/2 个 Data lane 来传输图像 8/10/12 bit 数据，默认先传输
数据（8/10 bit）的 HSB 位。接口示意图如图 1-4 MIPI/LVDS 接口示意图所示。
SC031GS LVDS 传输顺序为：上电复位后 first active line  second active line  … 
last acvtive line  only one dummy line- next frame first active line …。LVDS 输出时在行开
始插入 line sav 同步编码，行结束处插入 line eav 同步编码，使用 dummy line 做帧结束标识。
LVDS 同步编码数据结构如图 1-9 所示。
图 1-9 LVDS 每个 lane 数据结构示意图（以 10bit 为例）
图中的 10’h010,10’h080 分别是 Dummy0 data,Dummy1 data，可由寄存器控制。
1lane 及 2lane 模式的 lane 数据结构与图 1-9 一样。
SC031GS LVDS 同步编码信息为 8bit 数据，放在数据高 8bit 传输, 同步编码信息如表
1-7 所示。
表 1-7 LVDS 数据同步信息编码示意表
默认值描述
8’hab Dummy line SAV
8’hb6 Dummy line EAV
8’h80 Active Line SAV
8’h9d Active Line EAV
备注：以 10bit 为列，Active Line SAV 为 10’h200
表 1-8 LVDS 调整相关寄存器
功能寄存器地址名描述
LVDS pad 引脚输出(高位) 16’h3000 BIT[3:0]：pad_ctrl[11:8]
4’hf ~ DVP pad 引脚输出
4’h0 ~ LVDS pad 引脚输出
LVDS pad 引脚输出(低位) 16’h3001 BIT[7:0]：pad_ctrl[7:0]
8’hff ~ DVP pad 引脚输出
8’h00 ~ LVDS pad 引脚输出
LVDS/MIPI 功能切换 16’h3022 BIT[3]:mipi_lvds_mode
1’b1 ~ LVDS
1’b0 ~ MIPI
F
F
F
0
0
0
0
0
0
L
E
D
0
8
0
0
1
0
F
F
F
0
0
0
0
0
0
L
S
T
D
A
T
0
8
0
0
1
0
D
A
T
D
A
T
D
A
T
D
A
T
D
A
T
VALID DATA LINE EAV LINE SAV
0
8
0
0
1
0
LREF
0
8
0
0
1
0
Company Confidential
SC031GS 设计应用指南
Copyright © 2017 Jiangsu Smartsens Technology Co., Ltd. 12 SC031GS 设计应用指南 V1.3 2018.6.21
功能寄存器地址名描述
MIPI fifo read 使能 16’h4603 Bit[0]：mipi_read_dis
0~mipi read from fifo enable
1~mipi read from fifo enable
LVDS lane 数量 16’h3018 BIT[7:5]:lane_num-1
3’h0 ~ 1 lane mode
3’h1 ~ 2 lane mode
LVDS 输出数据模式 16’h302b BIT[6:5]:bitsel_man
2’b0 ~ raw 8 mode
2’b1 ~ raw 10 mode
2’b10 ~ raw 12 mode
LVDS CLOCK 设置 16’h303f Bit[7]: pclk sel
1’b0 ~ sel pll_pclk
LVDS mode 设置 16’h4b14 Bit[3]:lvds mode a and mode b switch
1’b1 ~ Mode B
LVDS bit 设置 16’h4b00 BIT[3]:r_bit_flip_i,
1’b1 ~ HSB first
1’b0 ~ LSB first
DUMMY0 data {16’h4b02[3:0],16’h4b03} Dummy0 data
DUMMY1 data {16’h4b04[3:0],16’h4b05} Dummy1 data
LVDS 驱动 16’h3651 Bit[2:0]:LVDS 驱动能力调整，默认
101
LVDS Lane 0&1 延时 16’h3652 Bit[7]: lane0 相位反向
Bit[6:4]: lane0 延时，100ps/step
Bit[3]: lane1 相位反向
Bit[2:0]: lane1 延时，100ps/step
LVDS Clock 延时 16’h3654 Bit[3]: 时钟反向
Bit[2:0]: 时钟延时，100ps/step
1.6.锁相环
SC031GS 的 PLL 模块允许的输入时钟频率范围为 6~27MHz，其中 VCO 输出频率（FVCO）
的范围为 100MHz-1200MHz。PLL 结构示意图在图 1-18 展示。
图 1-10 PLL 控制示意图
Pre_Divdier Divider PFD LPF VCO FXCLK FREFCLK Divider FVCO FSysCLK
Company Confidential
SC031GS 设计应用指南
Copyright © 2017 Jiangsu Smartsens Technology Co., Ltd. 13 SC031GS 设计应用指南 V1.3 2018.6.21

芯片引脚信息
表 2-1 列出了 SC031GS 图像传感器的引脚描述。
表 2-1 SC031GS 引脚描述
序号编号信号名引脚类型描述
1 A2 OTPPGM 输入 OTP 烧录电压控制管脚。使用
4.7K 电阻下拉至 DGND。
2 A4 AVDD 电源 2.8V 模拟电源
3 A6 SID1 输入 I2C Device ID 1
4 A8 AGND 地线模拟地
5 B1 LEDSTROBE 输出 LED STROBE 信号
6 B3 TRIG 输入触发信号，外部曝光控制
7 B5 AGND 地线模拟地
8 B7 XSHUTDN 输入 XSHUTDN 信号输入（内置上拉
电阻，低电位有效）
9 C2 SDA 输入/输出 I2C 数据线(open drain)
10 C4 DVDD 电源 1.5V 数字电源
11 C6 SID0 输入 I2C Device ID 0
12 C8 RSTM 输出内部参考电压 ( 外接电容至
AGND)
13 D1 EXTCLK 输入时钟输入
14 D3 SCL 输入 I2C 时钟线
15 D5 DOGND 地线 IO 地
16 D7 VREFGS 输出内部参考电压 ( 外接电容至
AGND)
17 E2 DOGND 地线 IO 地
18 E4 DVDD 电源 1.5V 数字电源
19 E6 AVDD 电源 2.8V 模拟电源
20 E8 VREF1 输出内部参考电压 ( 外接电容至
AGND)
21 F1 DVDD 电源 1.5V 数字电源
22 F3 MD0P 输出 MIPI 数据 0 正极信号
23 F5 MD1N 输出 MIPI 数据 1 负极信号
24 F7 VREFN1 输出内部参考电压 ( 外接电容至
AGND)
25 G2 MD0N 输出 MIPI 数据 0 负极信号
26 G4 MCP 输出 MIPI 时钟正极信号
27 G6 AGND 地线模拟地
Company Confidential
SC031GS 设计应用指南
Copyright © 2017 Jiangsu Smartsens Technology Co., Ltd. 14 SC031GS 设计应用指南 V1.3 2018.6.21

注意：

SC031GS 芯片分三路电源供电：DOVDD 外接 1.8V，AVDD 外接 2.8V，DVDD 外接 1.5V。
a) 如果性能优先，可参考以下：AVDD 必须单独外接 2.8V 电源，在每路电源供给芯片
靠近引脚处需要分别放三个电容（推荐电容组合 22uF+0.1uF+10nF。如布线困难，可以
采用 22uF+10nF 组合）。DOVDD 外接 1.8V 电源，在每路电源供给芯片靠近引脚处需要
分别放三个电容（推荐电容组合 10uF+0.1uF+10nF。如布线困难，可以采用 10uF+10nF
组合）。DVDD 外接 1.5V 电源，在每路电源供给芯片靠近引脚处需要分别放三个电容（推
荐电容组合 10uF+0.1uF+10nF。如布线困难，可以采用 10uF+10nF 组合），分别滤除低频
和高频的电源纹波。电容大小可参考图 3‑2 提供的电容大小数据；
b) 如果成本优先（cost down），可参考以下：AVDD 必须单独外接 2.8V 电源，A4 和 A6
引脚共用两个滤波电容（2.2uF+10nF）。DOVDD 外接 1.8V 电源，靠近引脚处放置一个
2.2uF 电容。DVDD 外接 1.5V，E4、F1 每个引脚放置 1 个 10nF 电容，共用一个 2.2uF，
C4 引脚单独放置一个 2.2uF 电容。电容大小可参考图 3‑3 提供的电容大小数据；
a) 如果性能优先，可参考以下：RSTM、VREFGS、VREF1、VREFN、VREFN1、VREF 必须
外接两个电容至地，分别滤除低频和高频的电源纹波，电容需要靠近芯片引脚，并且
尽可能远离 I/O 翻转信号，如 EXTCLK、TRIG、MIPI 线对；VREFH 上需接一个肖特基
二极管到 AVDD，二极管规格正向导通电压不超过 200mV@1mA（推荐型号
RB521CS-30）。
b) 如果成本优先（cost down），可参考以下：VREFGS、VREFN、VREFH 必须外接一个
2.2uF 电容至地，电容需要靠近芯片引脚，并且尽可能远离 I/O 翻转信号，如 EXTCLK、
TRIG、MIPI 线对； VREFH 上需接一个肖特基二极管到 AVDD，二极管规格正向导
通电压不超过 200mV@1mA（推荐型号 RB521CS-30）。
XSHUTDN 由主控芯片控制，低电平有效；
System_CLK 可以采用有源晶振供给 EXTCLK 端，也可以由系统直接给 EXTCLK 端提供时
钟信号，信号频率范围 6-27MHz；
MIPI 信号走线要求：
a) MIPI的差分线阻抗控制标准是100Ω，误差不能大于±10%。
b) 避免直角走线，以免产生反射，影响高速传输性能。
c) 参考层： MIPI信号线下方一定要有参考层（推荐用地层），且一定要保证参考层的
连续性（即在MIPI信号线下方的参考层不能被分割或有间隙，不能被其它走线截断），
最好是有一整片的地层，如果做不到，至少要保证MIPI信号线下方的参考层比MIPI信号
线每边要宽4W以上（W即MIPI信号走线宽度）。
d) 等长：MIPI线对之间的长度误差是要控制在10mil以内，线对与线对之间的长度误差
控制在100mil以内；等长是为了保证两个差分信号能同时到达接收端。做等长时，要注
Company Confidential
SC031GS 设计应用指南
Copyright © 2017 Jiangsu Smartsens Technology Co., Ltd. 19 SC031GS 设计应用指南 V1.3 2018.6.21
意对称性，绕蛇形线时不能太密集，应为4W，等长尽量在焊盘附件解决，以倒角形式
来走线，不能随意改变线宽和线距。
e) 对称性：MIPI线对要始终保持等长和等距。对称是为了保证走线阻抗一致，减少反
射。对称性不好会使信号失真，导致不稳定或无图。
f) 远离干扰：MIPI线对之间要保持至少2W以上的间距，MIPI信号线应远离其它高速信
号（并行数据线、时钟线等），至少保持3W以上的距离且绝不能平行走线。对开关电
源这一类的干扰源更应远离。
g) 另外MIPI信号线尽量不要打过孔，如有过孔则线对上的两根线都要有（保持对称
性），信号线换层后参考层也要在靠近信号线的过孔处打孔换层。