weixin_41788560的博客

AMBA总线介绍AMBA（Advanced Microcontroller Bus Architecture） 总线是由ARM公司提出的一种开放性的片上总线标准，它独立于处理器和工艺技术，具有高速度低功耗等特点。

AMBA AHB 是一种适用于高性能可综合设计的总线接口。它定义了组件之间的接口，例如主设备、互连设备和从设备。

SPI总线概念SPI ( Serial Peripheral Interface，串行外围设备接口）是一种同步、全双工、主从式，高速接口（UART是异步）。来自主机或 从机 的数据在时钟上升沿或下降沿同步。主机和从机可以同时传输数据。......

UART 的全称是通用异步收发器（Universal Asynchronous Receiver/Transmitter），是实现设备之间低速数据通信的标准协议。

异步FIFO

多个控制信号跨时钟域 仅仅通过简单的同步器 同步有可能是不安全的 。如何传递两个同时需要的信号(b_load和b_en)？ 将 b_load和b_en同步至a_clk时钟域， 如果 b_load和b_en这两个信号有一个小的skew， 将导致在 a_clk时钟域中两个信号并不是在同一时刻起作用，与在b_clk中的逻辑关系不 同 将b_load和b_en信号在b_clk时钟域中合并成一个信号b_lden，然后同步至a_clk中。 问题：遇到不能合并的情况

即电路中的所有受时钟控制的单元（如触发器Flip Flop、寄存器Register），全部由一个统一的全局时钟控制。例子：两个触发器都受同一个时钟来控制。同步电路设计的优点：同步电路设计的缺点： 因为电路里面所有的触发器都由时钟网络来控制，所以必须要构建时钟树（时钟网络）。 在时钟网络中，触发器距离时钟源点的不同，会产生时钟偏斜（Clock Skew）。时钟偏斜（Clock Skew）、时钟抖动（Clock Jitter）等所有对时钟时序产生影响的因素，都会对触发器有影响。

FIFO是英文First In First Out 的缩写，是一种先进先出的数据缓存器。FIFO实际上是做匹配速率的一个match。假设数据通道1的速率比数据通道2速率大（即，速率A>速率B）两个速率不同的数据通道相连，两个数据通道的速率不match。数据的吞吐率就不够，即在数据通道2，跑不了数据通道1这么多数据，这时，需要中间一个缓存起来。数据通道1不是全实时的一个工作，所以建立一个中间的缓冲机制FIFO，让数据进行一个match。 读写指针宽度注意：读写指针其实就是读写的地址，只不过这个地址不能任意选