1、问题描述
由于一开始时整板还没做出来,只能拿一块stm32f103的开发板和另一块FPGA板子来调。接线使用杜邦线连接了spi的CS片选SCK clk时钟信号,MOSI/MISO数据输入输出信号,4根线,配置详情为10~15Mhz时钟,stm32为主模式。发现电平有文波。
2、配置
SPI_Mode_Master,spi clock polarity 时钟空闲时极性为低电平SPI_CPOL_Low即一开始电平拉低,FPGA端clk下降沿数据改变clk上升沿数据采样,故spi clock phrase设为SPI_CPHA_1EDGE。
3、问题解决
后面发现还是不能连续读取,然后抓波形有文波,以为是电源不稳,但应该是两个板子SPI接口不共地导致的。用杜邦线共地就行。