DDR3读写测试_xc7vx690tffg1927-2 (active)实验

相顾无言@相忘江湖

于 2019-10-23 08:56:00 发布

阅读量8.8k

点赞数 4

分类专栏： FPGA

版权声明：本文为博主原创文章，遵循 CC 4.0 BY-SA 版权协议，转载请附上原文出处链接和本声明。

本文链接：https://blog.youkuaiyun.com/weixin_40994893/article/details/102687290

版权

本文介绍了在XC7Vx690tffg1927 FPGA中使用MIG设计DDR3内存控制器的详细过程，包括原理图展示、MIG控制器配置、DDR3时钟设计和测试仿真。通过行为级仿真验证了DDR3读写功能的成功实现。

摘要生成于 C知道，由 DeepSeek-R1 满血版支持，前往体验 >

原理图展示

（1）在XC7Vx690ffg1927使用了4颗MT41K256M16HA-125 IT，每个容量4Gb。4个DDR芯片组成了64位宽与FPGA相连接。

（2）在设计PCB的时候，注意高速信号数据传输的可靠性，注意走线等长及阻抗匹配问题。

在这里插入图片描述

MIG设计教程

2.1 MIG控制器的使用与配置

MIG由xilinx提供的一个免费的DDR控制器。关于7系列的解决方案如下图所示
在这里插入图片描述 DDR3控制器包含3部分:用户接口模块(User interface Block), 存储器控制模块(Memory Controller)和DDR3的物理接口(Physical Layer)。开发人员只需要开发用户的逻辑设计跟DDR 控制器的用户接口对接来读写DDR3的数据。参考文档UG586 December 5, 2018

1.创建项目取名DDR3_EX 点击

最低0.47元/天解锁文章

评论

被折叠的条评论为什么被折叠?

到【灌水乐园】发言

查看更多评论

添加红包

成就一亿技术人!

hope_wisdom

发出的红包

实付元

使用余额支付

点击重新获取

扫码支付

钱包余额 0

抵扣说明：

1.余额是钱包充值的虚拟货币，按照1:1的比例进行支付金额的抵扣。
2.余额无法直接购买下载，可以购买VIP、付费专栏及课程。