- 博客(4)
- 收藏
- 关注
RSS订阅原创 Xilinx KU5P器件gty使用相邻bank参考时钟，速率在线调整学习记录
最近学习有这样一个项目，一个板卡上面有8个光口，每个光口支持三种通信业务，有otu2，stm64以及10ge，三个业务对应的速率分别是10.709Gbps，9.95328Gbps以及10.3125Gbps。这8个光口需要每个光口能独立实现传输，不依赖与任何其他光路。电路硬件对应这8个serdes有三个参考时钟，分别是334.65625mhz，311.04mhz以及322.265625mhz。一般情况下，对在线运行的serdes进行在线速率动态调整有两种方法。
2025-04-16 16:11:12
916
原创 Verilog实现UART功能学习记录
verilog实现UART功能，访问接口是从localbus访问本模块，之后转成串口给到从器件实现CPU FPGA 从器件 之间的访问
2025-01-10 17:54:15
889
原创 【DS28EC20 1-wire协议及verilog调试记录】
1-wire单总线是Maxim全资子公司Dallas的一项专有技术。与目前多数标准串行数据通信方式，如SPI / I2C不同，它采用单根信号线，既传输时钟，又传输数据，而且数据传输是双向的。它具有节省I/O口线资源、结构简单、成本低廉、便于总线扩展和维护等诸多优点。1-wire单总线适用于单个主机系统，能够控制一个或多个从机设备。当只有一个从机位于总线上时，系统可按照单节点系统操作；而当多个从机位于总线上时，则系统按照多节点系统操作。
2023-12-04 15:13:47
1648
空空如也
空空如也
TA创建的收藏夹 TA关注的收藏夹
TA关注的人