【SystemVerilog项目实践】4.AHB-SRAMC（验证计划）

模块设计

设计架构

 功能点

1.支持8bit、16bit、32bit的SRAM数据读写操作

2.支持SRAM的单周期读写

3.支持低功耗工作（8bit/16bit）：在多块SRAM组成的存储器中，根据不同的地址，系统选择一块或者多块SRAM，未被选中的SRAM片处于low-power standby模式；

4.支持bist/dft功能
 

接口信号

设计架构图中已经罗列出来，各个接口的方向、作用在此处就不在细说。可以参考之前AHB、APB部分文章。

AHB_SRAMC验证计划

验证目标

1.RTL VS specification

2.Code coverage：line、interface toggle、(FSM、Expression 、Path)

3.Function coverage

4.完备性、正确性、协议符合性、容错处理

验证语言

Systemveriog

AHB_SRAMC验证平台架构图

 

验证工具

Questasim、VCS 

验证策略

覆盖率驱动的验证策略

白盒验证策略

定向测试

带约束的随机化验证策略

基于断言的验证策略

功