【SystemVerilog项目实践】3.AHB-SRAMC（APB总线）

最新推荐文章于 2025-03-06 22:00:00 发布

原创

最新推荐文章于 2025-03-06 22:00:00 发布 · 2.5k 阅读

23 ·

CC 4.0 BY-SA版权

文章标签：

#学习

本文详细介绍了APB（Advanced Peripheral Bus）总线，包括其作为微控制器接口的优化设计、APB从设备接口框图、关键信号的解释以及读写传输过程。APB总线通过APB桥与AHB总线进行时序转换，用于连接低带宽外设。APB写传输和读传输的时序差异在于PWRITE信号，APB桥在其中起到地址锁存、译码和数据传输的作用。

1、APB总线概述

APB:Advanced Peripheral Bus。APB是高级微控制器总线体系中层次的一部分，为了降低功耗消耗和接口复杂性做了优化，APB应该被用来连接任何一种低宽带且不需要任何高性能通道的总线接口的外设。APB总线可以看是APB bridge和APB从设备两部分组成的，APB Bridge可以锁存总线所有地址、数据和控制信号，并进行二级译码来产生APB从设备选择信号

2、APB slave 接口框图

3、APB信号释义

PCLK	总线时钟	总线时钟，同步所有传输，时钟上升沿触发信号
PRESETn	复位信号	复位信号低有效
PSELx	从选择	通过地址译码选择出哪个slave被传输信号
PENABLE	选通信号	指示APB操作