【SystemVerilog基础】4.测试平台和连接设计

测试平台：

测试平台是整个验证系统的的总称，包含了各个组件和各个组件之间的连接关系，测试平台的配置和控制。测试平台中各个组件之间是相互独立的，验证组件和设计之间需要进行连接，组件之间也需要连接。

1、组件stimulator ：

stimulator (激励发生器)是验证环境的重要部件，在一些场合中，它也被称为driver (驱动器)、BFM (bus function model,总线功能模型)，behavioral (行为模型)或者generator (发生器)。Stimulator的主要职责是模拟与DUT相邻设计的接口协议，只需要关注于如何模拟接口信号，使其能够以真实的接口协议来发送激励给DUT。Stimulator不应该违反协议，但不拘束于真实的硬件行为，还可以给出更多丰富的只要协议允许的激励场景。比真实硬件行为更手富的激励，会使得在模块级的验证更加充分,因为它不但验证过了硬件普通的接口协议情景，还模拟出更多复杂的、在更高系统级别无法产生出来的场景。

2、组件monitor：

主要功能是观察DUT 的边界或者内部信号，并且经过打包整理传送给其他验证平台，可以从检测信号的层次来划分monitor的作用，可以分为观察DUT边界信号和内部信号

3、组件checker：

checker主要负责模拟设计行为和功能检查的作用，缓存的从各个monitor里面收集数据，然后汇集到一起输送给reference model，reference model主要作用是模拟硬件的功能，需要设计者提前熟悉硬件的功能和逻辑。然后通过数据比较的方法，检查实际收集到的DUT输出端接口数据是否和reference model产生的一致，检查过程中无论正确与否都要把信息统一打印到检查报告中。

分散搁置：各自检查对应模块的功能，但是checker之间通信需要特殊