Sigrity中用Power SI进行走线阻抗与耦合检查分析

一、工程文件载入

1.1 打开Allegro Sigrity SI组件，导入想要分析的电路板文件


1.2 点击File -> Open菜单，导入brd文件


1.3 点击analyse -> power si菜单，打开xNet Selection窗口

软件默认选择了"Entire Design"按钮，表示把整个工程导入到仿真工具中进行仿真。默认选择该选项即可，点击OK，将当前打开的工程导入到power si软件中。

二、power si软件参数设置

2.1 在弹出的组件选择界面中勾选PowerSI选项，点击close关闭选择界面。