- 博客(4)
- 收藏
- 关注
RSS订阅转载 FPGA编码规范
模块之间的接口信号，命名分为两个部分，第一部分表明数据方向，其中数据发出方在前，数据接收方在后，第二部分为数据名称：若某个信号从一个模块传递到多个模块，其命名应视信号的主要路径而定，在不同的子模块中尽量采用相同的名字；这样做的目的是为了能更有效的综合，因为在顶层模块中出现中间逻辑，综合工具不能把子模块中的逻辑综合到最优。5．时钟信号必须连接到全局时钟管脚上，禁止用计数器分频后的信号做其他模块的时钟，而要用改成时钟使能的方式，否则这种时钟满天飞的方式对设计的可靠性极为不利，也大大增加了静态时序分析的复杂性；
2025-10-21 14:55:41
68
原创 在FreeRTOS中任务栈与函数栈的区别
通过合理配置任务栈并优化函数设计，可显著提升 FreeRTOS 系统的可靠性。是两个不同的概念，但它们都与内存管理密切相关。
2025-05-13 17:35:36
1722
原创 ARM Cortex-A7 处理器支持的汇编指令集的全面总结
MRC MRC{cond} p15, op1, Rd, Cn, Cm, op2 读协处理器寄存器 MRC p15, 0, R0, c0, c0, 5。MCR MCR{cond} p15, op1, Rd, Cn, Cm, op2 写协处理器寄存器 MCR p15, 0, R0, c1, c0, 0。, {R4-R6, LR}MLA MLA{cond}{S} Rd, Rn, Rm, Ra 乘加 MLA R3, R4, R5, R6。
2025-04-15 10:18:50
1130
空空如也
空空如也
TA创建的收藏夹 TA关注的收藏夹
TA关注的人