ZYNQ飞控的设计-bitstream文件的设计

一、需要的开发工具

Xilinx Vivado‡用于建立FPGA及ARM核心
Xilinx SDK‡
Linux-Xlnx‡
U-Boot-Xlnx‡
Device-Tree-Xlnx‡

二、操作步骤

1.创建一个基础的RTL工程

1、打开Vivado；
2、Create a new Project in Vivado, 选择RTL Project；
3、不要导入任何源文件，只创建一个pin_constr文件；
4、zynq-7000系列，clg400,速度等级-2，选择xc7z020;
5、点击完成，这样就有了一个工作环境；
6、选择Create Block Design，命名为armps；
7、在新的界面中点击添加IP按键，添加一个ZYNQ7 Processing System；
8、双击ZYNQ7 Processing System 打开配置窗口；

2.配置ARMPS

1、选择PS-PL配置，打开下拉窗口；
2、Create a new Project in Vivado, 选择RTL Project；
3、不要导入任何源文件，只创建一个pin_constr文件；
4、zynq-7000系列，clg400,速度等级-2，选择xc7z020;
5、点击完成，这样就有了一个工作环境；
6、选择Create Block Design，命名为armps；
7、在新的界面中点击添加IP按键，添加一个ZYNQ7 Processing System；
8、双击ZYNQ7 Processing System 打开配置窗口；
9、选 PS-PL 配置, 打开 AXI non-secure 使能下拉菜单, 打开 GP Master AXI interface, 选择 M AXI GPO Interface（默认配置）；
10、选择Peripheral I/O Pins, 进行如下配置：

Section	Subsection	Peripheral IO Pins
Quad Spi Flash		1-6
Ethernet 0		16-27
USB 0		28-39
SD 0		40-45
SPI 0		EMIO
SPI 1		EMIO