之前参与的项目都是以设计者来完成流程的,这次这个SOC项目中间让我以测试者参与进来。
之前做RTL仿真时,功能可以实现。但是,经过设计者们的改版后,后仿各种神奇的问题频发。
大概问题基本可以定位为,设计者在做设计时不谨慎,因为这个SOC比较大,综合时候的sdc没有完全约束。
RTL仿真和后仿差别太大,提醒做设计时候一定要把时序设计好,综合时约束好。
转载于:https://blog.51cto.com/9146901/1435859
之前参与的项目都是以设计者来完成流程的,这次这个SOC项目中间让我以测试者参与进来。
之前做RTL仿真时,功能可以实现。但是,经过设计者们的改版后,后仿各种神奇的问题频发。
大概问题基本可以定位为,设计者在做设计时不谨慎,因为这个SOC比较大,综合时候的sdc没有完全约束。
RTL仿真和后仿差别太大,提醒做设计时候一定要把时序设计好,综合时约束好。
转载于:https://blog.51cto.com/9146901/1435859