- 博客(7995)
- 收藏
- 关注
RSS订阅原创 雷达点云与海康摄像机雷视融合全流程：标定、时间同步与部署避坑指南
多传感器融合是智能交通、车路协同与安防巡检领域的核心技术底座，其核心价值在于将激光雷达或毫米波雷达的三维位置与速度感知能力，同摄像机提供的纹理与语义信息有机结合，从而弥补单一传感器的物理局限。工程落地的关键链路包括相机内参标定、雷视外参求解、多源时间同步以及目标级融合策略。其中，外参标定直接决定空间投影精度，而时间同步则影响动态目标关联的可靠性，二者共同构成系统稳定性的地基。在实际部署中，NTP校时、硬件外触发、点云投影与检测框关联等环节均存在工程陷阱，需要结合场景需求进行合理选型与调优。本文梳理了从空间对
2026-11-07 16:59:18
47
原创 Al掺杂C₃B二维纳米片：原子级气体传感新范式
二维材料气体传感器正从宏观电阻响应迈向原子轨道电子调控层面。以C₃B为代表的新型窄带隙半导体，凭借可调带隙（1.28 eV）与晶格松弛特性，为高选择性掺杂提供理想基底；Al靶向取代硼位点（Al_B）不仅构建稳定路易斯酸中心，更通过5σ→3p电子注入机制，实现CO与CO₂的双模态识别。该技术突破ppm级灵敏度瓶颈，将检测下限推进至ppb量级，并在湿度干扰、恢复速度、长期稳定性等工程痛点上显著优于NDIR及电化学方案，适用于环境监测、工业安全与便携式医疗检测等真实场景。
2026-11-07 16:56:04
81
原创 嵌入式Linux系统开发21天速成：从环境搭建到驱动与项目实战
嵌入式Linux开发是物联网、工业控制等领域的基础技能，常涉及交叉编译、设备树和驱动模型等核心概念。工程师需要理解从U-Boot引导到内核挂载根文件系统的完整启动流程，掌握在Ubuntu环境下搭建交叉编译工具链、调试串口日志等工程方法。随着产品化需求增多，Buildroot与Yocto成为系统定制必选项，Rockchip等平台官方BSP也依赖Yocto体系。同时，面试高频的“嵌入式Linux八股文”往往围绕启动过程、设备树、驱动框架展开，但真正项目落地更看重链路调试能力。本文以《嵌入式Linux系统开发21
2026-11-07 16:55:41
22
原创 C语言实现MoE推理引擎：从设计到落地的工程实践
MoE（混合专家）架构通过稀疏激活机制降低计算量，但推理时仍需加载全部专家权重，对内存和调度提出更高要求。C语言凭借无GC、无运行时依赖的特性，成为边缘设备部署MoE模型的理想选择。其核心原理在于手动管理内存、优化路由器top-k选择、采用INT8/INT4混合量化，并利用mmap实现权重按需加载。技术价值体现在极致的轻量化与跨平台可移植性，适用于嵌入式AI、工控机及无GPU环境下的GLM等MoE模型本地推理。colibri项目正是这一思路的实践，用C语言砍掉冗余抽象层，让大模型推理在资源受限设备上成为可能
2026-11-07 16:55:35
45
原创 MPU6050与STM32竖直平面倾角测量及互补滤波实践
倾角测量与姿态解算是嵌入式与工业自动化中常见的基础能力，其核心是借助加速度计感知重力投影、陀螺仪感知角速度，再通过数据融合得到稳定角度。加速度计静态精度高却易受线加速度干扰，陀螺积分短时平滑但存在零偏漂移，二者失效区间互补，互补滤波因此成为低成本IMU的常用方案。合理配置量程、采样率与滤波带宽，并结合零偏标定和两点标定，可在竖直平面单轴转动场景中获得优于0.5°的重复精度。该类方案适合包装设备翻转机构、摆臂角度控制、传感器节点改造等应用。围绕MPU6050与STM32的I2C驱动、atan2解算、互补滤波和
2026-11-07 16:49:27
50
原创 colibri：C语言打造的MoE推理引擎，CPU/GPU协同优化实战
大模型推理中，MoE架构通过稀疏激活实现大参数量与低计算量，但专家权重驻留和负载均衡成为瓶颈。C语言编写的推理引擎凭借内存可控、ABI稳定和产物体积小，适合端侧与嵌入式场景。colibri针对MoE做极致调度，支持专家权重分层存放与CPU/GPU协同计算，在有限硬件上提升推理速度。适用于显存不足但内存充裕的本地部署、边缘计算及需要嵌入自有系统的场景。
2026-11-07 16:41:59
45
原创 电赛H题代码工程化：分层架构、PID控制与调试验收
在嵌入式控制系统中，采样滤波、PID控制与状态机是决定闭环稳定性的基础环节：前者把带噪声的传感器数据变成可信输入，PID依据偏差计算控制量，状态机管理标定、运行、制动与故障等流程。将这些逻辑按应用层、控制层、驱动层解耦，并配合任务调度、参数整定与串口调试接口，可显著提升代码可复现性和现场排查效率。此类方法适用于电赛H题、控制类课设毕设及电机与循迹小车等场景。围绕电赛H题代码，进一步梳理模块职责、参数分组、故障保护和验收自测，形成一套可嵌入工程的实践参考。
2026-11-07 16:39:43
43
原创 UCOS-II系统时钟机制深度解析：从硬件中断到调度决策
嵌入式实时操作系统中的系统时钟，本质是连接硬件定时器与任务调度的核心枢纽。其原理在于将SysTick或PIT等硬件中断周期，通过OS_TICKS_PER_SEC参数映射为内核可识别的逻辑节拍，并驱动OSTimeTick()完成延时任务管理、就绪态更新与抢占式调度决策。该机制的技术价值在于以极小内存开销（如位图+线性遍历）实现O(1)级确定性调度，在资源受限MCU上保障任务响应的可预测性。典型应用场景包括工业控制、传感器节点及课程设计中的多任务协同系统；而实际开发中，OSTimeDly()行为异常、延时不准、
2026-11-07 16:33:48
158
原创 GPU、FPGA、NPU选型指南：AI加速器核心差异与实战避坑
AI加速器已从单一GPU扩展为涵盖GPU、FPGA、NPU的算力全景。GPU凭借大规模并行架构适合训练与通用推理，FPGA以硬件可编程实现极低延迟，NPU则专为神经网络设计，能效比突出。理解三者的架构原理与数据流优化，是突破算力瓶颈、降低推理成本的关键。在计算机视觉、边缘计算、大模型部署等场景中，合理匹配硬件特性可显著提升吞吐与能效。本文深入对比三类加速器的选型逻辑，并分享GPU环境搭建、FPGA图像处理流水线、NPU部署等实战避坑经验。
2026-11-07 16:30:35
71
原创 Colibri：纯C实现的MoE推理引擎，面向边缘设备的高性能部署方案
MoE（Mixture of Experts）作为前沿大模型架构，以稀疏激活显著降低计算开销，但其不规则内存访问模式对传统GPU推理框架构成挑战。理解MoE推理原理需深入路由机制、专家调度与量化加载等底层技术环节。C语言凭借零运行时依赖、确定性内存布局和极致ABI控制能力，成为在Windows边缘设备、ARM嵌入式平台及无root权限环境中部署MoE模型的关键技术路径。Colibri正是这一范式的工程落地：它通过确定性哈希路由、INT4分层量化、AVX-512手写GEMM及静态链接构建链，实现Gemma-4
2026-11-07 16:24:30
55
原创 微网控制与Simulink运行分析：下垂控制、双闭环与孤岛切换避坑
微电网作为分布式能源接入的重要形态，其核心难题在于失去大电网参考后如何维持电压与频率稳定。逆变器下垂控制通过模拟同步发电机P-f、Q-V外特性，以本地功率—频率/电压静态映射实现无通信功率分配；电压电流双闭环则借助Clarke/Park变换与前馈解耦，把交流量转为直流量并分离d/q轴，为动态响应和稳态精度提供基础。孤岛检测、锁相环与预同步决定并网/离网切换的连续性，虚拟阻抗可修正低压线路R/X比，提升多机均流与稳定性。在储能逆变器、微电网和分布式电源场景中，这些环节直接关系供电可靠性与电能质量。围绕微网控制
2026-11-07 16:02:54
65
原创 国标安防PS流解析：PES包定界、PTS/DTS与音视频同步避坑
音视频流在传输中通常由封装层组织，PS是一种面向随机访问和独立播放的MPEG-2系统层封装，安防设备常用它承载H.264/H.265视频与音频。解析的关键不在解码器，而在起始码定位、Pack与PES包边界、PES长度字段为0时的扫描定界，以及PTS/DTS时间戳拆分和33位回绕补偿。正确处理这些机制，才能实现稳定帧重组、音视频同步和长时间运行下的容错排查，避免“能播但解析错”。在国标安防流、网络粘包/半包和私有NAL长度约定等场景中，结合状态机与零拷贝思路可提升PS流解析的稳定性与性能。
2026-11-07 15:56:03
55
原创 AXU3EBG开发板启动全流程详解：从SD卡烧录到故障排查
Zynq UltraScale+ MPSoC是Xilinx面向异构计算的主流嵌入式平台，其启动过程融合ARM处理器、FPGA逻辑与复杂固件协同，涉及FSBL、PMU Firmware、ATF、U-Boot及Linux内核多级加载。理解启动原理对保障工业网关、边缘AI设备和实时控制系统的可靠启动至关重要。技术价值体现在软硬时序强耦合、设备树精准配置与DDR4校准等底层工程能力；典型应用场景包括智能电网终端、车载数据记录仪和低温环境部署的物联网网关。本文聚焦AXU3EBG开发板，深入解析BOOT.BIN五层结构
2026-11-07 15:49:07
224
原创 Windows下Qt5 MinGW接入libmodbus编译链接与测试
在Windows上位机开发中，C/C++第三方库跨编译器链接常受ABI、库格式与运行时依赖影响；Modbus作为工业通信协议，通过TCP/RTU实现PLC、仪表数据采集。理解静态库、动态库、导入库、头文件路径和DLL搜索机制，能减少undefined reference、DLL缺失与串口超时等问题。Qt5 MinGW环境接入libmodbus时，统一工具链位数与库形态，再用本机TCP回环、RTU串口读写和单元测试验证连接、读取、重连与长稳表现，可形成可复现的编译链接与测试闭环。
2026-11-07 15:33:11
131
原创 EMC电磁兼容实战：共模电流路径分析与PCB设计整改指南
电磁兼容性（EMC）是电子设备在电磁环境中稳定运行且不干扰其他设备的能力，其核心在于控制电磁干扰（EMI）和抗扰度（EMS）。共模电流作为EMI的主要来源，通过寄生电容形成回路，其路径分析是整改的关键。理解共模电流与差模电流的区别，能有效指导PCB布局、滤波设计和电缆屏蔽。在工业控制、汽车电子等场景中，从原理图阶段介入EMC设计，可显著降低辐射发射和传导发射超标风险。本文基于实战经验，深入探讨共模电流路径、PCB地与金属壳体间电容的作用及天线效应抑制，提供系统性的EMC整改方法。
2026-11-07 15:17:15
28
原创 AI基建时代：为什么工程师必须睡在现场
AI基础设施并非传统云计算的延伸，而是面向大模型训练刚性负载的物理系统工程。其核心在于电力密度、散热精度与网络确定性的硬约束，这些指标无法靠软件优化弥补，必须通过现场级物理协同来保障。‘睡工地’本质是打破跨专业协作断点、应对空间毫米级误差、捕捉传感器盲区异常的关键实践，它融合了土木、电力、暖通、光通信与AI系统工程知识。在智算中心建设、千卡集群部署、边缘AI推理节点落地等典型场景中，这种扎根物理世界的工程范式，正成为PUE压降、训练稳定性提升和交付周期压缩的核心杠杆。
2026-11-07 15:12:02
41
原创 ECC不是同一个ECC：硬件纠错、SAP系统与嵌入式校验的三层真相
ECC（Error-Correcting Code）是保障数字系统可靠性的基础技术概念，其核心原理是通过冗余编码实现单比特错误自动修复，而非仅检测。在硬件层，它体现为DRAM内存的SEC-DED纠错机制；在存储层，演化为NAND Flash中的BCH/LDPC等强纠错算法；而在企业软件领域，SAP ECC仅为历史沿用的产品代号，与纠错技术毫无关联。这种跨层级的缩写重名，长期导致运维误判、权限配置失效和烧录失败等高频故障。理解ECC的关键，在于区分物理层纠错能力、协议层校验实现与应用层命名惯性——尤其当涉及服
2026-11-07 15:01:15
58
原创 ESP32开发避坑指南：为何-O2优化导致程序崩溃及解决方案
在嵌入式开发中，编译器优化等级如-O2常引发程序崩溃，涉及未定义行为、volatile误用、内存对齐等底层原理。理解这些概念有助于提升代码的健壮性和可移植性，尤其在ESP32等双核MCU上，中断与主循环的竞态、编译器重排等问题更为突出。通过合理使用volatile、内存屏障和原子操作，可有效避免优化带来的逻辑错误，确保系统稳定。本文深入剖析-O2崩溃的根源，提供系统化排查方法和实战修复案例，帮助开发者提前避坑。
2026-11-07 14:50:06
60
原创 基于RA8T2的EtherCAT双轴伺服同步控制方案解析
EtherCAT作为工业以太网实时通信标准，凭借分布式时钟机制成为多轴伺服同步的核心技术。在传统从站方案中，外部ESC芯片与MCU的SPI通信会引入延迟与同步抖动，而集成ESC的MCU方案可通过硬件直连降低路径时延。Cortex-M85内核的高算力为双轴电流环提供了充足裕量，配合片上EtherCAT从站控制器，可实现亚微秒级同步误差。PDO映射与DC同步配置是工程落地的关键环节，结合RASC与Keil工具链，开发者可快速搭建双轴CSP驱动系统。本文基于RA8T2的实战调试，分析从站扫描、同步验证及耦合控制要
2026-11-07 13:51:18
30
原创 VHDL倒车雷达源码解析：FPGA超声波测距与状态机实现
超声波测距通过触发脉冲与回波高电平宽度换算距离，是数字逻辑与传感器接口的典型工程问题。在FPGA中通常以单一时钟配合微秒、毫秒使能脉冲完成计时，用有限状态机控制触发、等待、计数、锁存与冷却，再将回波微秒数按58us/cm近似为定点乘法得到厘米值。这种写法可避免多时钟域和除法器开销，提升时序收敛性与工程可移植性，适用于倒车雷达、避障小车、数字逻辑课程设计和车载小件原型。以VHDL实现的倒车雷达源码为例，覆盖超声波驱动、回波计时、距离换算、分段报警、数码管显示、Testbench验证与引脚约束调试，可作为FPG
2026-11-07 13:51:04
182
原创 STM32F103C8T6简易示波器：ADC+DMA采样与串口波形显示
数据采集的核心，是把连续变化的模拟信号按固定时间间隔转换成离散数字量，再通过总线搬运到内存并上传至上位机分析。其原理依赖ADC完成模数转换，DMA负责在外设与内存间高效搬运，定时器则提供稳定采样节拍，从而在不占用CPU的情况下形成连续波形数据流。这种链路在PWM调试、串口时序排查、传感器噪声观测和电源纹波测量中都很常见，也能帮助理解采样率、分辨率与输入范围等基础指标。围绕STM32F103C8T6搭建的简易示波器demo，正是用ADC+DMA+串口把电压随时间变化的数据送到电脑端绘制，适合作为嵌入式数据采集
2026-11-07 13:50:13
45
原创 OpenHarmony I2C驱动开发：物理层排障与健壮性设计
I2C总线是嵌入式系统中最基础也最易出错的同步串行通信接口，其可靠性高度依赖物理层设计——包括上拉电阻选型、PCB走线、电平兼容性及时序容限。理解I2C协议原理（START/STOP、ACK/NACK、时钟拉伸）只是起点，真正影响OpenHarmony设备接入成功率的是上升时间、总线空闲时间、毛刺抑制等模拟特性。在鸿蒙HDF驱动框架下，I2C问题常表现为EIO、EAGAIN等错误码，根源却多位于HCS配置、寄存器映射或硬件电气参数。结合示波器波形分析与i2c_tool、HDF Trace等内置诊断工具，可实
2026-11-07 13:39:15
13
原创 SNPE 1.5环境搭建、DLC模型转换与推理验证指南
端侧模型推理部署的核心，是把训练好的模型经过格式转换、算子适配和运行时环境配置，稳定地放到目标硬件上执行。其原理在于模型格式、动态库路径与Python运行时必须严格匹配：DLC模型转换负责把Caffe、TensorFlow或ONNX模型变为可执行格式，环境变量则决定工具能否找到.so和Python包，量化进一步降低计算与存储开销。做好这套基础配置，能显著提升离线推理验证、老模型复现和开发板调试效率。在骁龙平台与Android设备上做本地推理、算法验证时，SNPE 1.5环境搭建往往卡在libstdc++版本
2026-11-07 13:28:49
93
原创 树莓派焊死内存的软扩容实战：Swap、Zram与内核报错修复
嵌入式单板电脑的内存通常直接焊死在主板上，BGA封装与SoC内存总线设计导致无法更换或升级，这一“硬件锁死”现象在树莓派上尤为典型。既然物理扩容无望，软件层面的内存优化成为关键：Swap技术将磁盘空间映射为慢速内存，而Zram则在内存中开辟压缩区块，用CPU运算换取等效内存容量。合理调整swappiness、限制Docker容器内存、精简系统服务，都能显著提升可用内存。在树莓派上运行家庭自动化或容器集群时，这些手段往往是决定系统稳定性的核心。以一台4GB树莓派4B为例，实测内存从可用不足400MB提升到2G
2026-11-07 13:26:38
43
原创 TinyML实战：STM32上部署神经网络从量化到推理的完整指南
在资源受限的嵌入式设备上运行神经网络，曾是嵌入式开发与AI工程师共同面临的难题。TinyML技术通过模型压缩、权重量化与硬件加速，让微控制器也能承担实时推理任务，推动边缘计算走向更广泛的落地场景。从工业振动监测到智能语音识别，STM32等MCU凭借低功耗、高可靠特性，成为本地化AI推理的理想载体。本文从神经网络在MCU上的部署原理出发，解析INT8量化、剪枝与知识蒸馏等模型优化手段，并基于STM32Cube.AI与CMSIS-NN工具链，逐步讲解工程配置、代码移植、性能调优及低功耗设计等实践要点，帮助开发者
2026-11-07 13:26:13
41
原创 OpenCV视觉巡线实战：从图像预处理到PID控制的完整链路与调参指南
计算机视觉中的图像分割与特征提取是让机器感知环境的基础技术，其原理是通过色彩空间转换、阈值分割和形态学操作将目标从背景中分离，再提取几何特征用于决策。在工程实践中，这类技术为自动导航提供了关键的位置与方向偏差信息，广泛应用于循迹小车、AGV搬运车等场景。针对光照变化和地面反光等挑战，基于OpenCV的视觉巡线方案通过完整的预处理、分割与特征提取链路，结合逆透视变换和参数调优，实现了稳定可靠的引导线跟踪与偏差计算。
2026-11-07 12:58:50
141
原创 双向DC-DC变换器设计核心：功率可逆、状态机与物理层协同
双向DC-DC变换器是实现电池充放电、能量回馈、多源供电等场景的关键拓扑，其本质在于功率流向的四象限可控性，而非简单叠加两个单向电路。理解其工作原理需从能量流契约出发：MOSFET在正反向模式中角色动态迁移，驱动死区、电流过零检测、软启动策略必须与时序严格耦合；控制逻辑必须依托有限状态机（FSM）实现安全迁移，避免非法跳转引发直通或保护误动；而PCB布局中的功率地星型连接、高频环路面积压缩、铜厚分区等物理层设计，则直接决定系统能否在真实电磁环境下稳定运行。本文深入剖析双向DC-DC的‘可逆性’与‘状态确定性
2026-11-07 12:54:20
80
原创 STM32G431高可靠IAP：Ymodem断点续传+双区回滚OTA方案
嵌入式固件升级（OTA）是工业设备远程运维的核心能力，其本质是安全、原子、可恢复的Flash编程过程。基于Ymodem协议的IAP方案，凭借轻量状态机、帧级CRC校验与重传机制，在资源受限MCU上兼顾可靠性与低开销；结合双区备份（Application/Backup）、元数据页标志位与掉电回滚逻辑，可彻底规避‘写一半断电’导致的砖机风险。该方案适用于STM32G4系列等Cortex-M4芯片，广泛用于智能电表、边缘网关、电机控制器等对升级鲁棒性有硬性要求的场景，是量产级Bootloader的典型工程实践。
2026-11-07 12:51:31
207
原创 QApilot MCP：对话驱动的真机测试协议
移动应用自动化测试本质是将业务意图转化为设备可执行动作的过程。传统框架依赖代码编写与元素定位，AI辅助工具仍陷于脚本生成循环，而真正提效的关键在于建立自然语言到原子操作的实时映射机制。QApilot MCP协议通过语义解析、真机直连与轻量Agent，实现‘说即执行’的测试交互范式，支持Android无障碍服务层直控、跨机型UI树动态匹配及多设备原子化调度。其技术价值体现在绕过IDE构建链路、规避resource-id漂移、兼容WebView/H5混合场景，并已在金融、出行等强合规领域落地验证。本文详解该协议
2026-11-07 12:43:20
63
原创 DDR4物理层设计核心：JESD79-4C标准的电气、协议与热力学契约
DDR4不是单纯的高速接口，而是建立在JEDEC JESD79-4C标准之上的物理层契约体系。其本质是硅基器件在电气特性（如VrefDQ容差、DQS抖动）、协议行为（如CRC校验帧插入时机、MRP原子性采样）和热力学规律（如tRFC非线性温漂、tREFI温度分级）三重约束下的确定性系统。理解这些底层逻辑，才能规避X4/X8/X16拓扑误用、初始化时序越界、CRC静默丢包、ZQ_CAL基准偏移等高频工程失效。本文深入解析JESD79-4C如何将抽象标准转化为可测量、可验证、不可绕过的硬件实现铁律。
2026-11-07 12:35:30
54
原创 3.3V单片机直连CAN总线：MCP25625硬件设计与寄存器配置
CAN总线是差分总线，SPI接口是常见的同步串行通信方式，二者结合可让单片机以较少引脚接入现场总线。MCP25625将CAN控制器、SPI接口和高速CAN收发器集成于单芯片，通过VIO独立供电实现2.7V～5.5V IO直连，省去外部电平转换；其寄存器配置覆盖三路电源域、工作模式、位时序、发送缓冲、接收过滤器与低功耗待机。技术价值在于降低器件数量、布板面积和调试复杂度，适用于车载、工业控制及毕设课设中的CAN节点开发。围绕MCP25625中文文档的寄存器级说明，可进一步落地500kbps位时序计算、SPI驱
2026-11-07 12:23:32
56
原创 VLC整体架构拆解：模块系统、播放管线与源码阅读路线
在音视频开发中，播放器架构通常围绕解复用、解码、渲染与音视频同步展开，而插件化、模块化设计决定其可扩展性与可维护性。其原理是核心层负责流程编排与对象生命周期，模块层通过能力注册、评分选择与失败回退实现运行时装配，线程封装和中断器保障阻塞任务可优雅退出。这样的架构价值在于功能可裁剪、模块可替换、跨平台易适配，广泛用于定制播放器、音视频SDK、嵌入式与移动端多媒体系统。VLC 的四层结构、模块系统和播放管线正是这一思路的典型工程样本，也为大型 C 项目源码阅读提供了可复用的导航路径。
2026-11-07 12:23:07
81
原创 时序电路设计实验全流程：从真值表到波形验证的完整交付路径
时序电路设计是数字逻辑课程的核心实践环节，涉及状态机、计数器、分频器等基础概念。其原理基于时钟边沿触发状态跳变，通过有限状态机实现复杂逻辑控制。掌握时序电路设计能提升数字系统构建能力，广泛应用于FPGA开发、嵌入式系统等领域。本文以模10计数器为例，详细阐述从需求分析、状态设计、代码实现到仿真验证与板级验收的完整流程，重点解析三段式状态机、分频消抖及引脚约束等关键技术，帮助读者系统掌握时序电路实验的交付方法。
2026-11-07 12:22:34
47
原创 133条原理图设计checklist：硬件工程师的系统化检查方法
硬件设计中，原理图是产品可靠性的根基，但长期依赖个人经验的评审方式容易带来遗漏和标准不统一。将大量设计评审中的真实问题沉淀为结构化的检查清单，是提升硬件设计质量的关键手段。一套完善的原理图设计规范应覆盖电源与功耗、信号完整性与时序、接口与外围配置、可靠性与可制造性等核心维度，并按照必须、推荐、建议分层级执行。这种可量化的评审机制既能帮助电子工程师在画图阶段快速自查，也能支撑团队交叉审查与质量管控，让设计经验从个人能力转化为可传递的工程标准。本文以一套133条原理图设计checklist为例，系统梳理其构建逻
2026-11-07 12:21:26
17
原创 RK3588开发板部署17.66GB大模型：量化压缩与内存优化实战
在嵌入式AI部署中，大模型推理常面临模型体积超过物理内存的挑战。其核心原理在于推理时无需一次性加载全部权重，可通过量化压缩、内存映射和分层加载等技术降低内存占用。量化将FP16转为INT8或INT4，大幅缩减模型体积并提升推理速度，是RK3588等开发板部署大模型的关键手段。该技术广泛应用于边缘计算、智能视觉和自然语言处理等场景，有效解决内存瓶颈。本文以17.66GB模型部署到16GB RK3588开发板为例，详细解析量化校准、RKNN工具链转换及性能调优的完整工程实践。
2026-11-07 12:12:30
66
原创 FPGA FIFO设计实战：从同步异步原理到IP核配置与避坑指南
FIFO（先进先出存储器）是解决数据流速率匹配与跨时钟域传输的基础组件，其核心原理是通过读写指针管理与空满标志判断实现弹性缓冲。在FPGA设计中，同步FIFO与异步FIFO分别应对同源与异源时钟场景，而格雷码指针同步、深度估算及复位策略直接影响系统稳定性。合理运用FIFO可有效实现位宽转换、数据流控与多级缓冲，广泛应用于图像采集、高速数据采集及总线接口等场景。本文深入解析FIFO IP核配置参数、跨时钟域机制与常见问题排查，助力工程师规避溢出、亚稳态等典型陷阱。
2026-11-07 12:10:41
53
原创 Infra Agent：国产AI芯片的硬件级推理调控引擎
Infra Agent是一种面向AI推理场景的硬件感知型运行时调控技术，其核心原理是通过实时采集芯片级传感器数据（如温度、电压、PCIe带宽、HBM bank状态）与内核性能计数器，结合在线强化学习策略，动态调整供电策略、内存预取、计算图调度等底层行为。该技术不依赖CUDA生态，绕过模型结构解析，实现‘模型无关’的物理层优化，显著提升异构国产AI芯片集群在温漂、老化、带宽瓶颈等现实约束下的推理吞吐与SLA稳定性。典型应用包括大模型推理服务的低延迟响应、边缘风冷场景的能效比优化，以及10万级芯片规模下的统一性
2026-11-07 12:09:28
49
原创 STM32理论体系深度解析：从点灯到系统架构的思维框架
微控制器（MCU）开发中，理解系统架构、时钟树和中断机制是掌握STM32的核心基础。STM32基于Cortex-M内核，通过总线矩阵和存储映射实现高效的数据访问，时钟树则决定了所有外设的工作节拍。掌握这些原理能帮助开发者优化代码性能、解决通信丢包和延时卡死等常见问题，并应用于智能台灯、两轮差速小车等嵌入式项目。本文从系统架构、时钟管理、中断与事件、外设工作原理等维度，结合实操场景，拆解STM32的理论框架，助你从点灯迈向系统级开发。
2026-11-07 11:53:00
32
原创 STM32F103+DHT11单总线驱动移植与微秒时序排查
单总线通信是一种主机与从机分时复用一根信号线的串行接口，广泛用于DHT11等低速温湿度传感器。其关键在于GPIO方向切换、微秒级延时和40位数据帧的位宽判别，时序偏差会直接导致无响应或校验失败。基于SysTick计数值实现微秒延时，并把引脚与延时抽到移植层，可提升STM32F103标准库工程的复用性和可维护性。该类驱动常见于最小系统板课程设计、毕设骨架和多点环境监测。围绕DHT11在STM32F103上的单总线时序拆解、数据校验与异常排查，可形成一套可移植的温湿度采集驱动实践。
2026-11-07 11:52:38
56
原创 Jetson Orin Nano 实时VLM部署：ESP32-Cam协同方案
视觉语言模型（VLM）是多模态AI的核心技术，其运行依赖于图像理解与文本生成的联合推理，原理上需兼顾视觉编码器、跨模态对齐和语言解码器的协同计算。在边缘端，受限于算力、内存与功耗，直接部署标准VLM极易遭遇高延迟、高温度与低帧率问题。因此，工程实践中常采用异构协同架构提升技术可行性——将图像采集与压缩卸载至轻量MCU（如ESP32-Cam），由Jetson Orin Nano专注语义推理，显著降低带宽压力与显存占用。该方案已在工业巡检、智能机器人等实时性敏感场景落地验证，端到端延迟可压至217ms以内。本文
2026-11-07 11:49:35
121
空空如也
空空如也
TA创建的收藏夹 TA关注的收藏夹
TA关注的人