Verilog使用相对路径时应注意的问题

在Quartus和ModelSim环境下,使用Verilog的include和fopen时,需注意文件路径的处理。绝对路径需使用斜杠,相对路径在Quartus中以工程路径为基准,而在ModelSim中,不带"../"的路径以工程路径为基准,带"../"的路径则以工程上一级为基准。路径不当会导致文件找不到。

摘要生成于 C知道 ,由 DeepSeek-R1 满血版支持, 前往体验 >

在Quartus编译环境下,使用include, fopen等文件操作指令时,会涉及到文件路径问题。

以 E:\quartus_project\sd_card_controller\rtl\sd_wb_driver\sd_defines.vh 参数定义文件为例,

 

       1. 使用绝对路径,可用以下写法,需要注意:verilog路径符为斜杠“/”,而windows资源管理器的路径符为反斜杠“\”。

       `include "E:/quartus_project/sd_card_controller/rtl/sd_wb_driver/sd_defines.vh

      

       2. 使用相对路径时,以工程路径为参考,这里工程路径为 E:\quartus_project\sd_card_controller ,此时相对路径可以有两种写法:

       `include "rtl/sd_wb_driver/sd_defines.vh"  或者

       `include "../rtl/sd_wb_driver/sd_defines.vh"

 

在ModelSim的编译环境下,绝对路径的使用方式和Quartus相同,但是相对路径的定义和Quartus就有一些差别。

以fopen函数为例

   &nbs

评论
添加红包

请填写红包祝福语或标题

红包个数最小为10个

红包金额最低5元

当前余额3.43前往充值 >
需支付:10.00
成就一亿技术人!
领取后你会自动成为博主和红包主的粉丝 规则
hope_wisdom
发出的红包
实付
使用余额支付
点击重新获取
扫码支付
钱包余额 0

抵扣说明:

1.余额是钱包充值的虚拟货币,按照1:1的比例进行支付金额的抵扣。
2.余额无法直接购买下载,可以购买VIP、付费专栏及课程。

余额充值