Verilog使用相对路径时应注意的问题

最新推荐文章于 2025-05-30 10:50:47 发布
最新推荐文章于 2025-05-30 10:50:47 发布
阅读量5.3k 收藏 7
点赞数 1
CC 4.0 BY-SA版权
原文链接：http://www.cnblogs.com/undermyownmoon/p/10442780.html
在Quartus和ModelSim环境下，使用Verilog的include和fopen时，需注意文件路径的处理。绝对路径需使用斜杠，相对路径在Quartus中以工程路径为基准，而在ModelSim中，不带"../"的路径以工程路径为基准，带"../"的路径则以工程上一级为基准。路径不当会导致文件找不到。

摘要生成于 C知道 ，由 DeepSeek-R1 满血版支持， 前往体验 >

在Quartus编译环境下，使用include, fopen等文件操作指令时，会涉及到文件路径问题。

以 E:\quartus_project\sd_card_controller\rtl\sd_wb_driver\sd_defines.vh 参数定义文件为例，

 

       1. 使用绝对路径，可用以下写法，需要注意：verilog路径符为斜杠“/”，而windows资源管理器的路径符为反斜杠“\”。

       `include "E:/quartus_project/sd_card_controller/rtl/sd_wb_driver/sd_defines.vh

      

       2. 使用相对路径时，以工程路径为参考，这里工程路径为 E:\quartus_project\sd_card_controller ，此时相对路径可以有两种写法：

       `include "rtl/sd_wb_driver/sd_defines.vh"  或者

       `include "../rtl/sd_wb_driver/sd_defines.vh"

 

在ModelSim的编译环境下，绝对路径的使用方式和Quartus相同，但是相对路径的定义和Quartus就有一些差别。

以fopen函数为例

   &nbs

最低0.47元/天 解锁文章

200万优质内容无限畅学
（8）Verilog include 头文件使用路径（FPGA不积跬步101）
m0_46498597的博客
06-10 1万+
名言：相信自己，心有多大，舞台就有多大！ 1 问题描述 在Quartus、ISE、vivado等开发工具下，使用include头文件时，会涉及到文件路径问题。如果不添加文件路径，编译时会报错误。 2 解决方案 方案1：添加include头文件路径（绝对路径或相对路径），可以解决编译报错问题。 方案2：把include头文件和verilog文件放在同一个文件夹下，可以解决编译报错问题。 3 文件路径添加方法 以E:\top\led\src\include\timescale.v为例。 绝对路径
Verilog中头文件的路径使用方法及示例
AtmiSmalltalk的博客
09-23 2287
通过正确设置Verilog头文件的路径，我们可以在设计中引用模块的定义、常量的声明以及其他重要的信息。本文提供了相对路径、绝对路径和环境变量等多种设置头文件路径的方法，并提供了相应的示例代码来帮助读者理解和应用这些方法。在Verilog的设计中，我们常常需要使用头文件来引用模块的定义、常量的声明以及其他重要的信息。比如，如果头文件与当前文件在同一目录下，可以直接使用头文件的文件名来引用，如。指令将头文件的内容插入到当前文件中，使得头文件中的定义和声明可以在当前文件中使用。Verilog头文件的路径设置。
Verilog 的`include用法详解
08-04
最近在看彬哥的程序，看到彬哥把`include用的很酷，还有看xzy610030。博客说道，华为FPGA面试居然也问道了`include的用法，这里就总结一下。引用彬哥的一句话，不总结的人生等于白活～～
verilog 相对路径与绝对路径
扣脑壳的FPGAer的博客
10-20 4843
在编写FPGA工程的时候，往往会用到相对路径和绝对路径，例如工程中调用常用来包含宏定义和parameter的.vh文件、仿真工程中调用.txt文件、do脚本中vlog相关.v文件等，均需要用到路径包含内容
vivado仿真文件的相对地址设置方法
最新发布
christian_J的专栏
05-30 364
在仿真时，如果需要添加仿真文件的路径。不要写绝对路径，而要写相对路径，以下是文件放置相对路径的两种方法。
fopen打开相对路径的文件
热门推荐
huhongfei的专栏
09-08 2万+
<br />使用fopen打开绝对路径下的文件，没有问题，值得注意的是路径中可以使用/也可以使用//，在vs2010中都能正确读取。<br /><br />如果使用相对路径，经常会找不到文件。可能的原因是，对当前目录的认识有误。一般认为，编译后得到的exe文件所在目录即为当前目录，实际上并非如此。在工程中，工程文件所在的目录被认为是当前目录，相对路径应该以该目录为参照物，而与可执行文件的存放目录无关。<br /> <br />更近一步讲，如果在命令行环境下，当前目录表示可执行程序所在的目录。如果在vc中，当
Verilog中`include的用法
jk_101的博客
03-18 3449
例如只写成 `include "timescale.v" 是不行的，要使用绝对路径，如 `include "F:/Test_prj/rtl/timescale.v"。在QuartusII或者Vivado等其它FPGA编译平台时会使用include文件的情况，但是这样就会涉及到路径问题，如果不添加文件路径，编译时会报错误。`include "../src/include/timescale.v"或`include "src/include/timescale.v"
Verilog 相对路径
03-26
需要注意的是，虽然相对路径便于维护和移植，但在跨平台开发时可能会遇到兼容性问题。因此，在某些情况下推荐优先考虑绝对路径以提高灵活性[^2]。 --- ### 示例代码 假设有以下目录结构： ``` project/ ├── ...
verilog相对路径
09-14
Verilog中的相对路径指的是相对于当前...请注意，相对路径是相对于当前文件所在的位置，因此在不同的文件夹中使用相对路径可能会导致引用失败。确保文件的位置结构正确，并根据需要使用适当的相对路径引用其他文件。
vivado 相对路径_【Vivado那些事】创建不包含源文件的IP
weixin_34199764的博客
02-22 2504
有时候我们想参考官方的源码，但是有些IP怎么也找不到官方的源码，具体原因是什么呢？下面从下面两种Vivado创建IP的流程看下具体的原因： 所谓“数字积木”，就是Vivado集成开发环境基于IP的 “积木块”设计思想。VIvado中IP定制化流程如下： 来源UG896IP目录将来自下面的IP统一到一个环境中，这些IP包括XilinxIP、第三方IP和用户IP。基于IP-XACT标准，VivadoI...
直接使用,f文件显然没有问题，问题在于.f 文件中有其它.f的路径指向，该路径指向文件被当做verilog文件而报错
03-14
假设用户使用的是常见的工具，比如VCS，可能需要在.f文件中使用相对路径，并且正确设置工作目录。 另外，如果子.f文件中的路径是相对于自身的位置，而主.f文件的位置不同，可能导致路径解析错误。这时候可能需要...
Verilog观测信号
zhangfangyuan2010的博客
09-14 662
标题1 Verilog观测信号 重要信号可读 ① 所有状态机状态current_state可读 ② 关键信号可读，例如：流控，反压等(_fc,_rdy)，fifo 满空信号，此类重要信号不仅要可读，还需要判断这个信号是否长期处于这类状态，要有计数，并且可读清零。 ③ Fifo 实时深度可读 ④ 尽量多添加中断信号，将更多的信号接入中断处理模块 2 常见的统计计数 1）输入数据和输出数据的统计：输入多少有效数据，输出多少有效数据 2）各种类型的数据统计：MAC模块处理的各类型包有多少，64字节的包、大于64字
Vivado Synthesis中如何为Verilog代码中的“include file”设置路径？
zhangduojia的博客
06-14 6545
地址：http://xilinx.eetrend.com/blog/10539
Verilog的系统任务----$readmemh和$readmemb
孤独的单刀
07-12 1万+
你会使用系统函数$readmemh和$readmemb吗？
verilog中函数用法
qq_37960317的博客
04-09 1808
verilog中函数用法读写文件常用1.1打开文件1.2读写文件2执行系统命令 读写文件常用 1.1打开文件 $fopen打开文件，用法如下： 1. $fopen("<文件名>")； 2. <句柄>=$fopen(“<文件名>”)； 用法1自然无须多解释，对于用法2，句柄就是任务$fopen返回的多通道描述符，默认为32位，最低位（第0位）默认被设置1，默认开放标准输出通道，即transcript窗口。 注意：用fopen打开文件会将原来的文件清空，若要读数据就用fop
【system verilog】`include "filepath"时，并不是相对当前目录查找
moon9999的博客
05-10 6770
前言 `include “filepath”是我们常用的组织编译文件的形式，然而我最近才知道，这里面的filepath并非相对当前路径，或者说即使你在vim中能够gf打开文件，编译文件时候也不一定能编译到。 `include "filepath" 针对常用的`include "filepath"，按照惯例看一下IEEE标准中的解释： 上百度翻译：当文件名用双引号括起来时（“文件名”），对于相对路径，编译器的搜索当前工作目录和用户指定的位置（可选）。 那么也就是说，文件中`include "相对
verilog报错
weixin_51328294的博客
08-25 1269
放在.v文件的第一行，如果上方命令引用该文件的参数，则会报错。define用法：`define ASIZE 13。`include "相对路径"
verilog和modelsim学习
admiraion123的博客
10-14 1593
1，`timescale (time unit)/(time precision)，该语言是用于仿真文件中指定时间单位和时间精度的，时间单位、精度的可以是1、10、100这三种整数，后面的单位可以是s、ms、us、ns、ps、fs，时间精度必须小于等于时间单位。仿真最终的时间计算是nx时间单位，然后按精度四舍五入得到的。需要注意的是同一个仿真工程里，有多个文件使用timescale，精度会按照最小...
verilog中文件的读写操作
keilzc的博客
11-17 9364
———————————————— 版权声明：本文为优快云博主「FPGADesigner」的原创文章，遵循 CC 4.0 BY-SA 版权协议，转载请附上原文出处链接及本声明。 原文链接：https://blog.youkuaiyun.com/fpgadesigner/article/details/80470972 版权声明：本文为优快云博主「muyiwushui」的原创文章，遵循 CC 4.0 BY-S...
评论
添加红包

请填写红包祝福语或标题

个

红包个数最小为10个

元

红包金额最低5元

当前余额3.43元 前往充值 >
需支付：10.00元
成就一亿技术人!
领取后你会自动成为博主和红包主的粉丝 规则
hope_wisdom
发出的红包
实付元
使用余额支付
点击重新获取
扫码支付
钱包余额 0

抵扣说明：

1.余额是钱包充值的虚拟货币，按照1:1的比例进行支付金额的抵扣。
2.余额无法直接购买下载，可以购买VIP、付费专栏及课程。

余额充值