FPGA开平方的实现

最新推荐文章于 2025-03-20 20:55:47 发布

weixin_30888027

最新推荐文章于 2025-03-20 20:55:47 发布

阅读量1.5k

点赞数

CC 4.0 BY-SA版权

原文链接：http://www.cnblogs.com/Dinging006/p/9487875.html

本文介绍了在FPGA中实现开平方的三种方法：JPL近似、IP模块的CORDIC算法以及牛顿迭代。通过归一化处理，数据范围被限制在-2到2之间。资源占用与精度分析显示，牛顿迭代资源最多，JPL次之，IPCORDIC最少；而精度上，JPL误差较大，牛顿迭代精度最高，IPCORDIC居中。JPL方法在速度上有优势，但误差控制不足。

3种方法：

1.JPL近似的实现方法

`timescale 1ns / 1ps
module    complex_abs#(parameter N=32)(
      clk,
      syn_rst,
      dataa,
      datab,
      ampout);
      
input    clk;
input    [N-1:0]    dataa;
input    [N-1:0]    datab;
input    syn_rst;
output    reg    [N-1:0]ampout;

reg [N-1:0]dataa_reg ;
reg [N-1:0]datab_reg ;
wire [N-2:0]dataa_abs ;
wire [N-2:0]datab_abs ;
reg [N-2:0]dataabs_max,dataabs_min ;
reg [N-1:0]absmin_3 ;

 always @(posedge clk)
   begin
       if(syn_rst == 1'b1)
           begin
               dataa_reg <= 'd0 ;
               datab_reg <= 'd0 ;
           end
       else
         begin
             dataa_reg <= dataa ;
               datab_reg <= datab ;
           end
   end
   
 assign dataa_abs = (dataa_reg[31] == 1'b1) ? (31'd0-dataa_reg[N-2:0]) : dataa_reg[N-2:0] ;
 assign datab_abs = (datab_reg[31] == 1'b1) ? (31'd0-datab_reg[N-2:0]) : datab_reg[N-2:0] ;  
 
 always @(posedge clk)
   begin
        if(dataa_abs > datab_abs)
             begin
                  dataabs_max <= dataa_abs ;
                  dataabs_min <= datab_abs ;
                  absmin_3 <= {
    
    1'b0,datab_abs}+{datab_abs,1'b0} ;        
             end
        else