为什么FPGA时钟频率不高，却适合做高速处理。。。

我在我的同学面前炫耀FPGA是做高速处理的，可是，当人家问我，我的时钟频率能达到多少时，我说利用PLL能拉到200MHz，他说，这么低啊？我的手机频率都是1.5G的呢。

我无语。。。

后来才了解到，他的1.5G要想完成一个运算的话，因为是串行处理，所以要n个时钟周期啊，而FPGA虽然起点（时钟频率慢），可是通过并行，处理数据的能力极大提高。

就好比背粮食。

一个长跑冠军和一群普通人背，长跑冠军跑得再快，也是一个人啊，而FPGA可以造出n个普通人，一起并行奔跑，最终的粮食总量不知道是长跑冠军的多少倍呢。

我也是不是很明白，在网上找了一下，表示深有感触，发了一个帖子，不对地方还请指正啊。。。

转载于:https://www.cnblogs.com/nuc-boy/archive/2012/01/05/2312653.html