Verilog代码覆盖率检查

最新推荐文章于 2023-08-13 21:26:21 发布

转载

最新推荐文章于 2023-08-13 21:26:21 发布 · 2.5k 阅读

8 ·

CC 4.0 BY-SA版权

原文链接：http://www.cnblogs.com/zhoususheng/archive/2013/03/22/2975074.html

本文介绍了Verilog代码覆盖率检查的重要性及其包含的分析内容，如语句覆盖率、路径覆盖率、状态机覆盖率、触发覆盖率和表达式覆盖率，这些都是确保验证全面性的重要指标。

[导读] Verilog代码覆盖率检查是检查验证工作是否完全的重要方法，代码覆盖率（codecoverge）可以指示Verilog代码描述的功能有多少在仿真过程中被验证过了，代码覆盖率分析包括以下分析内容。

对于复杂的设计来说，Verilog代码覆盖率检查是检查验证工作是否完全的重要方法，代码覆盖率（codecoverge）可以指示Verilog代码描述的功能有多少在仿真过程中被验证过了，代码覆盖率分析包括以下分析内容。

1、语句覆盖率（statementcoverge），又称为声明覆盖率，用于分析每个声明在验证过程中执行的次数。例如：
always@(areq0orareq1)
begin
gnt0=0;//声明