DRC错误解决办法

最新推荐文章于 2025-06-16 16:16:15 发布

weixin_30556959

最新推荐文章于 2025-06-16 16:16:15 发布

阅读量4.9k

点赞数 1

CC 4.0 BY-SA版权

文章标签：数据库

原文链接：http://www.cnblogs.com/faithyiyo/p/9797319.html

本文探讨了WARNING(ORCAP-1589)错误，即一个网络有两个或更多别名可能导致的短路问题。核心在于原理图管脚型号设定不当，导致POWER的管脚名称与电路中电源的网络标号不一致。提供了三种解决方案：统一名称、修改POWER属性为passive或禁用PhysicalRules检查。

一.WARNING(ORCAP-1589): Net has two or more aliases - possible short?

错误原因：一个网络有两个网络标号，可能造成短路！

问题本质：原理图管脚型号的设定问题。POWER的管脚名称同时为NET名称

器件的电源引脚标号和电路中电源的网络标号不一样, 存在两个名称。

解决办法：

（1）只要将名称改为一致就可以了。

（2）把POWER属性改为passive。

（3）去掉Physical Rules检查.。

转载于:https://www.cnblogs.com/faithyiyo/p/9797319.html

确定要放弃本次机会？

福利倒计时

: :

立减 ¥

普通VIP年卡可用

立即使用

weixin_30556959

关注关注

1
点赞
踩
2

收藏

觉得还不错? 一键收藏
0
评论
分享

复制链接

分享到 QQ

分享到新浪微博

扫一扫
举报

举报

Cadence SPB17.4 - Allegro - 铺铜后DRC报错

tianpu2320959696的博客

01-13

6024

0000

Cadence SPB17.4 - DRC - error and warning

tianpu2320959696的博客

11-18

5155

000000000000

参与评论您还未登录，请先登录后发表或查看评论

OrCAD X Capture CIS设计小诀窍系列--12.如何实现Design Rules Check

Xinqiaoe_的博客

06-16

1133

标签，矩阵中“W”表示对该类DRC错误进行警告，“E”表示对该类DRC错误进行报错，无标识表示不对该类型进行DRC检查，点击“Restore Defaults”可以恢复默认，修改想要的设置，如图7所示。而通过Capture自带的。”标签，根据需要勾选和修改想要的“Electrical Rules”设置，其中勾选“Batch”代表运行DRC时检测，勾选“Online”代表实时检测，如图3所示。ew”添加想要忽略的DRC错误编号，或是点击“Remove”移除添加的错误编号，完成后点击“Run”，如图8所示。

orCAD Capture DRC规则设置及检查和报错修改

tianpu2320959696的博客

12-16

4383

00000000000000

PCB DRC检查报错

arduino055516的博客

06-08

2505

PCB DRC检查

CADENCE DRC错误代码

11-15

设计原理图时出现的常见的DRC错误及解决办法

怎么解决allegro单位转换后出现DRC错误

10-23

解决 Allegro 单位转换后出现 DRC 错误的方法在 Printed Circuit Board (PCB) 设计过程中，单位转换是一个常见的操作。但是，在使用 Allegro 软件进行单位转换时，经常会出现 Design Rule Check (DRC) 错误。这类...

AD15 DRC检测错误汇总

12-11

以下是对标题“AD15 DRC检测错误汇总”和描述中提到的常见DRC错误的详细解释以及相应的解决方法： 1. **Rule Violations Count**：这是DRC报告中显示的违反规则的数量，设计师需要检查并解决每个违规以确保设计合规...

orcad原理图中常见DRC错误的取缔方法.doc

06-14

以下是一些常见DRC错误及其解决方法：首先，养成良好的设计习惯至关重要。建议先进行“Annotate”（自动编号）操作，然后执行ERC（电气规则检查）。这样做可以避免元件重名的问题，并确保元件之间的连接正确无误。...

orcad原理图中常见DRC错误的取缔方法------(1).pdf

最新发布

07-27

本篇文档将重点介绍在OrCAD原理图设计中常见的DRC错误及相应的解决方法。首先，需要了解OrCAD软件在执行DRC时会检查哪些方面。DRC主要包括电气规则、连接规则、元件布局规则、ERC检查、布线检查等。电气规则主要...

cadence SPB17.4 - allegro - 铺铜后DRC报错

谢绝(无视)留言与私信

06-14

5175

板子的布局走线都优化过了, 不铺铜也是可以用的. 铺铜能好点(有完整地平面, 制板容易, 焊接应力小).铺铜前, 进行了DRC, DRC通过, 0错误0警告.开始铺铜, 然后进行DRC检查, 突然报了好多错误. 因为将动态铺铜拿掉后, 再DRC, 0错误0警告.由此可以确认, 这些报错是铺铜引起的.仔细看错误提示, 这些都不能算作错误.查了资料后, 决定采用以下措施来消掉DRC报错:从归档工程中, 迁出铺铜前保存的原始工程.动态铺铜(有自动避让功能)在线DRC出现错误将动态铜皮转成静态铜皮(防止status

DRC错误检查、Gerber光绘文件输出、电路板设计中的高级技巧

colourfulpluto的博客

03-24

5373

系列5

Allegro PCB-- DRC 报错处理 & 检查

weixin_39305628的博客

09-08

1527

Allegro PCB-- DRC 报错处理 & 检查

DRC的报错类型及其对应的规则

Gracelsd的博客

04-15

1万+

DRC的报错类型及其对应的规则位置报错类型对应的规则规则路径1 Clearance Constraint 间距规则 Electrical–>Clearance–>Clearance Short-Circuit Constraint 短路规则 Electrical–>Short-Circuit–>ShortCircuit Un_Routed Net Constrain 未连接连接未连接的网路即可 Modified Polygon 铜皮问题再次铺铜即

pcb天线设计中的DRC网络错误检查解决方法（allegro,pads等均适用）

huangbinvip的专栏

02-20

2224

原因是我们的天线原理图设计的时候有两个引脚，一个是输入信号，一个是接地。但是通过我们制作的倒F天线后，在pcb设计的过程中，两个引脚走线在物理上总是会连接到一起，出现两个不同的网络连接到一起，出现DRC检查网络错误的问题。我们通过观察pcb的最终设计图，可以发现有一个引脚连接到输入信号，一个引脚会连接到GND，并且由于RF的走线限制，肯定是走直线连接的。在射频天线的pcb设计过程中，会经常用到pcb走线来制作天线，比如2.4G的倒F天线，可以大幅降低成本和提供制造的一致性，取得良好的设计质量和性价比。

Autodesk Eagle入门之-PCB设计规则设置与检测（消除解决DRC错误警告）

河西~石头

01-06

3483

在使用Autodesk Eagle完成PCB设计的过程中，如果我们总是在DRC环节碰到警告或者错误，那么还是建议您认真的读一下这篇博文。

【AD24报错】运行DRC后出现 Un-Routed Net Constraint ### Net Not Assigned 的解决方案

weixin_50499137的博客

09-21

1万+

AD24在运行PCB设计规则检查（DRC）后报错：Un-Routed Net Constraint: Split Plane (No Net) on Power Dead Copper - Net Not Assigned.

（学习笔记）OrCAD进行DRC时报错以及解决办法

热门推荐

oliver_mo的博客

08-21

1万+

这里写自定义目录标题欢迎使用Markdown编辑器新的改变功能快捷键合理的创建标题，有助于目录的生成如何改变文本的样式插入链接与图片如何插入一段漂亮的代码片生成一个适合你的列表创建一个表格设定内容居中、居左、居右SmartyPants创建一个自定义列表如何创建一个注脚注释也是必不可少的KaTeX数学公式新的甘特图功能，丰富你的文章UML 图表FLowchart流程图导出与导入导出导入欢迎使用Ma...

AD画PCB飞线显示不全，DRC检查不出来

woaa1的博客

01-05

2610

AD画PCB飞线显示不全，DRC检查不出来

嘉立创drc间距错误这么解决

07-06

在嘉立创EDA中，DRC（设计规则检查）间距错误通常是由于布线、焊盘、填充区域或其他元素之间的距离不符合预设的设计规则所导致的。解决这类问题的关键在于理解具体错误的原因，并采取相应的调整措施。 ### 常见的DRC间距错误类型及处理方法 #### 1. **线距过小** 大多数PCB制造商能够可靠地生产5 mil间距的走线和间隙，这是一个常见的标准[^1]。如果发现走线之间的间距小于这个值，则需要进行调整： - **手动调整**：使用移动工具将走线拉开，确保间距符合制造要求。 - **自动布线**：启用自动布线功能时，确保DRC规则已经正确设置，系统会根据规则自动避免间距过小的问题。 #### 2. **焊盘与填充区域距离过近** 嘉立创EDA提供了一个名为“实心填充”的功能，该功能与铺铜类似，但实心填充不能与不同网络的元素产生间隙。如果焊盘与填充区域的距离太近，可能会引发DRC错误： - **调整填充区域**：可以通过修改填充区域的形状或位置，使其与焊盘保持足够的距离。 - **修改DRC规则**：进入设计规则设置，适当调整焊盘与填充区域之间的最小间距要求[^1]。 #### 3. **网络标签与边框槽孔间距不足** 在某些情况下，网络标签或边框槽孔之间的间距可能不符合规则设定： - **重新布局**：可以尝试重新排列元件或调整网络标签的位置，以确保它们之间的间距满足设计规则。 - **调整规则**：在设计规则中找到相关的间距设置，适当放宽间距限制，但要确保不会影响电路的功能和可靠性[^2]。 #### 4. **DRC检查中的其他常见错误** - **同一封装内的两图元件违反DRC值**：可以在DRC检查中去掉此项检查，或者根据实际情况调整元件的位置。 - **孔径尺寸问题**：在DRC检查中，可以去掉对最大和最小孔径尺寸的限制，或者根据制造商的要求调整孔径大小。 ### DRC检查与优化建议 - 在完成布线后，务必进行全面的DRC检查，确保没有遗漏任何错误。 - 使用自定义DRC规则，针对特定项目的需求进行设置，以便更精确地控制设计质量。 - 对于复杂的PCB设计，建议分阶段进行DRC检查，及时发现问题并加以修正。 ### 示例代码：DRC规则设置以下是一个简单的示例，展示如何在嘉立创EDA中设置DRC规则： ```python # 设置DRC规则 drc_rules = { "min_trace_width": 5, # 最小走线宽度为5mil "min_clearance": 5, # 最小线间距为5mil "min_pad_to_fill": 10, # 焊盘与填充区域的最小间距为10mil "min_net_label_gap": 10, # 网络标签与边框槽孔的最小间距为10mil } # 应用DRC规则 apply_drc_rules(drc_rules) ``` ### 总结通过合理设置DRC规则并结合手动调整和自动布线工具，可以有效解决嘉立创EDA中的DRC间距错误。此外，定期进行DRC检查和优化是确保PCB设计质量和可制造性的关键步骤。