PWM DAC设计

最新推荐文章于 2024-05-08 15:10:45 发布

weixin_30542079

最新推荐文章于 2024-05-08 15:10:45 发布

阅读量489

点赞数

CC 4.0 BY-SA版权

原文链接：http://www.cnblogs.com/ivan0512/p/8068030.html

本文介绍了一种针对50KHz方波信号的DAC设计方法，详细阐述了如何通过计算确定DAC分辨率、谐波频率及幅度，并给出了用于降低谐波失真的RC滤波器设计实例。

摘要生成于 C知道，由 DeepSeek-R1 满血版支持，前往体验 >

式（1）的傅里叶变换如下所示：

以下以50KHz方波，VH=5V，计数周期T=240为例设计DAC功能：

DAC分辨率为Vbase=5/240=0.02V

一次谐波频率F=1/(NT)=50KHz

一次谐波最大Vmax=2*5.3.14=3.18V

则，一次谐波衰减率至少为-20lg(3.18/0.02)=-44dB；

所以一阶RC滤波的截止频率为：

二阶RC滤波的截止频率为：

RC滤波的截止频率为f=1/(2πRC)。二阶滤波取R=4K(取4.3K)，C=10nF；R=40K(取43K)，C=1nF。

转载于:https://www.cnblogs.com/ivan0512/p/8068030.html

评论

被折叠的条评论为什么被折叠?

到【灌水乐园】发言

查看更多评论

添加红包

成就一亿技术人!

hope_wisdom

发出的红包

实付元

使用余额支付

点击重新获取

扫码支付

钱包余额 0

抵扣说明：

1.余额是钱包充值的虚拟货币，按照1:1的比例进行支付金额的抵扣。
2.余额无法直接购买下载，可以购买VIP、付费专栏及课程。