计算机组成am2901,计算机组成原理AM2901教程文件.ppt

计算机组成原理AM2901教程文件.ppt

定点运算器举例(AM2901);由表可得全加和Fn和进位输出Cn的表达式为：Fn= Xn⊕Yn⊕Cn-1Cn=XnYn+(Xn⊕Yn)Cn-1;由8个全加器组成的8位加法器(串行进位);由8个全加器组成的8位加法器大家注意的是：加法器无存储功能;全加器的位数与操作数的位数相等的加法器称并行加法器。进位信号的产生与传递的逻辑结构称为进位链。当Xi与Yi都为1时，Ci=1，即有进位信号产生，所以将XiYi称为进位产生函数或本地进位，并以Gi=XiYi表示。当Xi⊕Yi=1且Ci-1=1时，则Ci=1。这种情况可看作是当Xi⊕Yi=1时，第i-1位的进位信号Ci-1可以通过本位向高位传送。因此，把Xi⊕Yi称为进位传递函数或进位传递条件，并以Pi=Xi⊕Yi表示。;组内并行、组间并行的进位链;C4=G1*+P1*C0C8=G2*+P2*G1*+P2*P1*C0C12=G3*+P3*G2*+P3*P2*G1*+P3*P2*P1*C0C16=G4*+P4*G3*+P4*P3*G2*+P4*P3*P2*G1*+P4*P3*P2*P1*C0其中：G1*=G4+P4G3+P4P3G2+P4P3P2G1G2*=G8+P8G7+P8P7G6+P8P7P6G5 G3*=G12+P12G11+P12P11G10+P12P11P10G9 G4*=G16+P16G15+P16P15G14+P16P15P14G13 P1*=P4P3P2P1　　　　P2*=P8P7P6P5P3*=P12P11P10P9　　 P4*=P16P15P14P13;16位组内并行、组间并行进位链框图;进位产生次序：①产生第一小组的C1、C2、C3及所有G＊、P＊②产生组间的进位信号C4、C8、C12、C16③产生第二、三、四小组的C5～C15至此，进位信号全部形成，和数也随之产生。;二、AM2901A简介在此，我们将以Am2901A四位双极型位片式结构的运算器为实例，看一个已经商品化的运算器的实际组成。图4．7给出的是该运算器的逻辑简框图。图4.8给出了Am2901A较为具体的逻辑原理图 AM2901给出这个实例的目的是帮助了解运算器本身的总体结构，建立起运算器的控制与运行过程的概念。事实上现在已有更高集成度的运算器芯片，但工作原理是类似的。;其内部组成讲解如下：第一个组成部分是算逻运算部件ALU，能完成 3 种算术运算和5种逻辑运算功能。其输出为F，两路输入为 S、R，最低位进位Cn,四个状态输出信号如图所示。F3、F=0000、OVR、Cn+4

;第二个组成部分是通用寄存器组由16个寄存器构成，并通过A口与B口地址选择被读的寄存器，B口地址还用于指定写入寄存器。通过B口地址、A口地址读出的数据将送到B、A锁存器，要写入寄存器的数据由一个多路选择器送来。;第三个组成部分是乘商寄存器Q，它能对自己的内容完成左右移位功能，其输出可以送往ALU，并可接收ALU的输出结果。 该芯片的第四个组成部分是五组多路选通门，包括如下内容：一组二选一门，选择把A口数据或ALU结果送出芯片，以给出输出Y的数据。Y输出的有无还受输出使能OE信号的控制，仅当OE为低时才有Y输出 ，OE为高，Y输出为高阻态。;一组三选一门和另一组二选一门用来选择送向ALU的 S、R输入端的数据来源，包括Q寄存器、A口、 B口、外部输入D数据的8 种不同组合。一组三选一门完成把ALU的输出、或左移一位、或右移一位的值送往通用寄存器组，最高、最低位移位信号有双向入/出问题。一组三选一门完成Q寄存器的左移一位、或右移一位、或接收ALU输出值的功能，最高、最低位移位信号有双向入/出问题。 ;AM2901A运算器有以下主要特点：①它是位片式结构，即每片内仅有四位线路，要实现不同位数的运算器，需将几片同样的器件串接起来使用。例如用四片可实现—个16位字长的运算器。②该运算器的ALU能实现八种运算功能，它每一位上的两个输入端数据分别用R和S表示，则这八种功能是：R＋S，S－R和R－S三种算术运算功能，

五种逻辑运算功能。这八种功能的选择控制，是用外部送入的三位编码值I5I4I3扎实现的，其具体规定如表4．1所示。;③ALU的R输入端可以接收外部送入运算器的数据D,寄存器组的—组输出A，或接收逻辑0值。ALU的S输入端可以接收寄存器组的一组输出A和另—组输出B，还可以接收Q寄存器的输出。这样,R和S接收的数据可以有如下12种组合情况： R 0000 AAAA DDDD S ABQ0 ABQ0 ABQ0考虑到R和S同时接收0无实用价值，OA与AO组合、AA和AB组合、DA和DB组合可以相互替代,故只需留下八种组合情况即可、此时可用