音频降噪-fir滤波器

于 2019-03-16 10:39:39 发布
阅读量5.9k 收藏 18
点赞数 1
CC 4.0 BY-SA版权
分类专栏： audio 音频
版权声明：本文为博主原创文章，遵循 CC 4.0 BY-SA 版权协议，转载请附上原文出处链接和本声明。
本文链接：https://blog.youkuaiyun.com/weiwei_xiaoyu/article/details/88593440
本文介绍了如何利用FIR滤波器解决室外摄像机音频输入噪声大的问题。通过MATLAB的filterbuild工具，选择高通滤波器，设定参数以消除200Hz以下的频率分量。经过滤波处理，时域和频域分析显示200Hz部分的噪声显著减少。

摘要生成于 C知道 ，由 DeepSeek-R1 满血版支持， 前往体验 >

最近遇到问题，在室外使用的摄像机的音频输入噪声太大，直接将数据取出来进行分析
时域
在看看频域情况：
频域
可以看到在100hz以下的能量分布很大，其实对于人声来说20hz-20K 都有，但是一般把响应做到300hz到4kz的频率区间也是可以的，这个就可以尝试将200hz以下的频率分量直接抹掉。
直接选用最简单的fir 滤波器来做，在matlab中去定下阶数和参数，matlab 可直接生成归一化的参数，省去了自己运算。

步骤

  1. 在matlab 的命令行输入filterbuild
    输入命令
    2.弹出来一个滤波器类型选择的窗口：
    滤波器类型选择
    3.想要去除的是低频200hz,所以选择highpass，双击后有新的界面弹出：

了解本专栏 订阅专栏 解锁全文 超级会员免费看
博客
代码分析工具Understand
11-29 180
下载直接在华军就能找到能用的安装包。
博客
ubuntu升级后无法双屏
04-13 1009
ubuntu 升级后无法双屏显示，只有一个屏能够显示，display 也只能看到一个屏。原因是升级后没有安装启动lib。
博客
解决 svn: Can‘t read stdin:End of file found
01-02 546
jenkins 使用svn 的hook 去触发自动构建的过程中发现报错。报错是通过svn checkout 工程过程中带账号密码的行为出现的。发现是cache 问题，修改命令解决。
博客
modelsim安装使用
01-01 1609
ModelSim 是三大仿真器公司之一mentor的产品，他可以模拟行为、RTL 和门级代码 - 通过独立于平台的编译提高设计质量和调试效率。单内核模拟器技术可在一种设计中透明地混合 VHDL 和 Verilog，常用在fpga 的仿真中。##下载软件网上找到的资源一般是包含两个文件：一个安装文件，一个注册机点击exe 进行安装，一路都是点击同意，最后有可能重启，是因为没有license。然后进行注册：拷贝四个文件到安装目录中的win64中。
博客
gitlab 通过svn hook 触发
12-17 695
jenkins 起一个item配置：我选的自由风格的源码管理配置先选subversion 就是svn类型url 设置project 的路径， 注意是工程，不是svn 顶层添加一个账户来进行pull 等操作选择添加的账号构建触发器：，重要的是要自己随便设置一个身份验证的令牌，这个令牌是给svn 触发jenkins 来构建的令牌，svn 发过来请求如果令牌错了也不会有构建操作的svn 的配置：svn 支持的钩子：拷贝生成一个commit 之后触发的钩子：手动执行命令：jenkins 端就
博客
svn 安装
12-17 492
1、先创建svn根目录文件夹。修改svnd.sh文件的权限。2、创建项目的目录文件夹。通过命令查看是否启动成功。修改passwd 文件。设置开机自启动SVN。
博客
gitlab 安装
12-17 655
重启gitlab 服务，加入开机启动项。修改成自己的ip 地址和端口号。要选ubuntu focal。默认账号名是root。
博客
jenkins安装
12-17 228
【代码】jenkins安装。
博客
rtl仿真器-vcs安装和测试（一）
05-30 403
准备## 下载文件解压sysynopsys installer：synopsys软件安装工具，通过该软件安装VCS和Verdivcs_mx_vO-2018.09-SP2：VCS Verilog+VHDL 混合仿真软件vcs_vO-2018.09-SP2：VCS Verilog仿真软件verdi-2018.9：Verdi软件。
博客
rtl仿真器-incisive安装和测试
05-21 1815
incisive : http://pan.baidu.com/s/1dFC9KZn 提取码 k3cbpath:license:IScape: 安装的图形界面IScape下载链接: https://pan.baidu.com/s/1FvpOto5fAIRjQARcbMbjZQ密码: k1cb。
博客
rtl仿真器-epicsim安装和测试
05-17 666
epicsim 是芯华章的仿真器，基于iverilog 据说速度快两倍。
博客
rtl仿真器-ghdl安装和测试
05-15 1117
【代码】rtl仿真器-ghdl安装和测试。
博客
rtl仿真器-iverilog icarus安装和测试
05-15 1042
Icarus Verilog是一个轻量、免费、开源的Verilog编译器，基于C++实现，开发者是 Stephen Williams ，遵循 GNU GPL license 许可证，安装文件中已经包含 GTKWave支持Verilog/VHDL文件的编译和仿真，命令行操作方式，类似gcc编译器，通过testbench文件可以生成对应的仿真波形数据文件，通过自带的GTKWave可以查看仿真波形图，支持将Verilog转换为VHDL文件。
博客
rtl仿真器-verilator安装和测试
05-08 974
Build Verilator itself (if error, try just ‘make’,或者手动填cpu 核数-1)#include “verilated_vcd_c.h” //可选，如果要导出vcd则需要加上。#include “Vadder.h” //adder.v会被编译成Vadder.h。1.ubuntu 源已经加好了，直接用命令安装。安装GTKWave 看波形。
博客
uvm-最小工程hello_world
10-05 472
uvm 最小工程
博客
sv-最小工程hello_world
10-05 590
最简单的sv 工程
博客
sv- typedef
09-17 1542
sv typedef 用法
博客
sv-semaphore
10-07 929
作用信号是通过初始化一定数量的许可证，通过限制获得许可证的线程数量来阻塞未获取许可证达的线程，达到限制对特定资源访问的线程数量。实现原理所有多线程访问的控制方式归根结底都是对可共享地址进行管理，可以是简单的类似全局变量做的计数器判断，可以共享内存的数据结构的操作。接口函数new(): Creat a semaphore with a specified number kerys;get(): OBtian one or more keys from the busket;put(
博客
c 产生随机数
05-02 538
c 库提供产生随机数的函数rand(),·
博客
收益捐赠
04-27 519
做的专栏已经积累几百的收益了，去除掉csdn 的分成就剩下一点了。开始做博客只是为了记录，后面有目的的去分享，中间真的帮助了一些人，对于额外剩余的这部分收益准备做点公益了，国内的组织就算了，不太敢信。个人每年都会想联合国儿童基金会捐，感觉更加靠谱一些，并且也有中国的项目，钱也算用在了同胞手里。先提现100 捐掉，后面不定时的继续将所有收益都捐到这个基金会。...
评论
添加红包

请填写红包祝福语或标题

个

红包个数最小为10个

元

红包金额最低5元

当前余额3.43元 前往充值 >
需支付：10.00元
成就一亿技术人!
领取后你会自动成为博主和红包主的粉丝 规则
hope_wisdom
发出的红包
实付元
使用余额支付
点击重新获取
扫码支付
钱包余额 0

抵扣说明：

1.余额是钱包充值的虚拟货币，按照1:1的比例进行支付金额的抵扣。
2.余额无法直接购买下载，可以购买VIP、付费专栏及课程。

余额充值