Cache Line:高速缓存行
总线位数: 64bit总线、32bit总线
C++11 atomic 内存模型
cache的实现原理 时序电路
Fully Associative、Direct Mapped、N-Way Set Associative
内存屏障: 读屏障,写屏障,std::atomic_thread_fence
Cache淘汰策略:LUR、Random
MESI: 缓存一致性协议MESI, 因特尔CPU的协议;其他的缓存一致性协议有:MSI/MOSI/Synapse/Firefly/Dragon
对CPU指令执行顺序的控制
于 2022-05-26 23:12:59 首次发布
本文介绍了缓存的基本概念,包括高速缓存行CacheLine、总线位数、C++11原子内存模型、缓存的实现原理及时序电路等。此外还详细探讨了全相连、直接映射、N路组相连等缓存组织方式,内存屏障的作用以及缓存淘汰策略如最近最少使用(LUR)、随机等。同时涵盖了缓存一致性协议MESI和其他几种常见的协议。

939

被折叠的 条评论
为什么被折叠?



