wangpengqi的专栏

本文主要介绍6410内核和AHB、APB总线的时钟设置。   6410的时钟逻辑结构还是比较清晰的，配置起来并不难（曾让笔者极度抓狂的是Freescale Kinetis系列的片子，系统时钟配置起来很麻烦，有好多种时钟模式）。 下面先来看一下6410的时钟构成。 这里可以看到，6410的时钟控制逻辑主要产生三个重要的CLK，分别是ARMCLK（内核用），HCLK（A

++++++++++++++++++++++++++++++++++++++++++ 本文系本站原创,欢迎转载! 转载请注明出处: http://blog.youkuaiyun.com/mr_raptor/article/details/6442914 ++++++++++++++++++++++++++++++++++++++++++   1.      PHASE LOCKED LOOP（P

好了，贴源码！   //common.h [cpp] view plaincopy #ifndef COMMON_H   #define COMMON_H      typedef unsigned long uint32;         #define MASK_CODE(LSB_LOCATION,FIELD_LEN)

上篇中已经详细分析了6410时钟系统的结构，现在就介绍下几个与时钟设置相关的寄存器。   1.APLL_LOCK、MPLL_LOCK、EPLL_LOCK       这三个寄存器的低十六位分别表示APLL、MPLL、EPLL这三个锁相环"锁相"所需的时间（周期数），当锁相环的输入或设置改变后，只有经历这么多个周期数后，才让锁相环有输出，这里一般保