FPGA verilog lvds数据传输

 LVDS的概念：LVDS(Low Voltage Differential Signalin)是一种低振幅差分信号技术。它使用幅度非常低的信号(约350毫伏)通过一对差分 PCB 走线或平衡电缆传输数据。大部分高速数据传输都会用到LVDS传输。

如果要使用内部的终端电阻，对于HP的LVDS信号BANK电压必须是1.8V，而对于HR的LVDS25 BANK信号必须是2.5V否则可以使用外部终端电阻。

一，XILINX FPGA  差分信号解决方案

1，IBUFDS:

对应原语:

IBUFDS #(
.DIFF_TERM("FALSE"), // Differential Termination
.IBUF_LOW_PWR("TRUE"), // Low power="TRUE", Highest performance="FALSE"
.IOSTANDARD("DEFAULT") // Specify the input I/O standard
) IBUFDS_inst (
.O(O), // Buffer output
.I(I), // Diff_p bu