AD9613操作控制

最新推荐文章于 2025-04-14 11:28:26 发布
最新推荐文章于 2025-04-14 11:28:26 发布
阅读量3.9k 收藏 33
点赞数 4
CC 4.0 BY-SA版权
分类专栏： 信号处理_通信原理
版权声明：本文为博主原创文章，遵循 CC 4.0 BY-SA 版权协议，转载请附上原文出处链接和本声明。
本文链接：https://blog.youkuaiyun.com/wangjie36/article/details/110665997
本文介绍了如何通过FPGA配置AD9613，输出250MHz时钟并利用ILA逻辑分析仪显示ADC数据。内容包括配置selectIO IP核为输入DDR模式，生成差分时钟，转换LVDS到并行数据，以及观察超量程信号。测试结果显示，数据成功在ILA中以有符号数形式展示。

输出250M时钟给AD9613，过FPGA ILA逻辑分析仪将AD9613采集的两个通道ADC数据250M数据显示出来。其中AD9613输出的是LVDS数据，通过select IO核转为并行数据。

一，搜索IP核：selectIO interface wizad ，并双击配置

配置为input，DDR模式，数据位宽为12bit，IO类型为差分，这里配置的是12对数据差分对。然后配置外部差分时钟。

将tap setting 设置为13，将时钟的边沿对准数据的中间，以免数据出错

了解本专栏 订阅专栏 解锁全文 超级会员免费看
AD9361、AD9613高速AD采集处理开发案例，基于C6678+Kintex-7
创龙，嵌入式一体化解决方案商
12-01 5902
前言 本文主要介绍基于DSP+FPGA的高速AD采集处理案例，可满足软件无线电、雷达探测、定位导航、水下探测等领域的实际应用。 开发平台 评估板 基于TI TMS320C6678 DSP + Xilinx Kintex-7 FPGA 图 1 AD模块 （1）AD9361模块 图 2 AD9613模块 图 3 AD9361案例 案例说明 本案例基于ADI AD9361模块AD-FMCOMMS3-EBZ和创龙科技TL6678F-EasyEVM评估板搭建AD9361 RF(Rad..
国产示波器采用的ADC芯片
sinat_26528193的专栏
08-06 9652
Owon的SDS8000采用ADC08D1010。 Siglent的SDS2000 采用ADC08D1020。 国半的ADC08D1000系列，最高型号1520，单通道采样率可到3GSa/s，好像国内还没有采用。T公司的人说1520是可以放开出口到国内的，除此之外，97600也可以，这颗ADC的性能是7.6b 5GSps，每千颗公开报价跟08D1000差不多，都是250美金左右，如果这个做成示波器，那么很显然，采样率大大提升啦。 国内也有公司已设计出了同样性能的ADC，MXT2001,双8位1G SPS模数
FPGA+DSP的高速AD采集处理开发详解
热门推荐
Tronlong_的博客
06-16 1万+
一、案例说明 Kintex-7 FPGA使用SRIO IP核作为Initiator，通过AD9613模块采集AD数据。AD9613采样率为250MSPS，双通道12bit，12bit按照16bit发送，因此数据量为16bit * 2 * 250M = 8Gbps； AD数据通过SRIO由Kintex-7发送到C6678 DSP(Target)的0x0C3F0000~0x0C3F7FFF的地址空间，数据量为32KByte，使用SWRITE方式，期间每传16KByte数据后就发送一个DOORBELL信息，让
FPGA+DSP的高速AD采集处理开发详解.pdf
06-19
案例说明 1.Kintex-7 FPGA使用SRIO IP核作为Initiator，通过AD9613模块采集AD数据。AD9613采样率为250MSPS，双通道12bit，12bit按照16bit发送，因此数据量为16bit * 2 * 250M = 8Gbps； 2.AD数据通过SRIO由Kintex-7发送到C6678 DSP(Target)的0x0C3F0000~0x0C3F7FFF的地址空间，数据量为32KByte，使用SWRITE方式，期间每传16KByte数据后就发送一个DOORBELL信息，让C6678做乒乓处理。Kintex-7通过SRIO与C6678连接，共4个lane，每个lane的通信速率为5Gbps，数据有效带宽为20Gbps * 80% = 16Gbps； 3.采集到的AD数据可分别通过Xilinx Vivado和TI CCS软件查看波形，并在C6678做FFT处理。 此开发案例基于创龙Kintex-7+C6678评估板TL6678F-EasyEVM进行。
基于verilog语言和vivado实现的ad9613数字采集工程
03-11
工程中包含有源代码、约束。运行平台时vivado2014。 基于verilog语言和vivado实现的ad9613数字采集工程。
1.25Gsps高速采集AD
08-29
高速ADC采集，分辨率10bit，全功率带宽3.2GHz。bga封装。功率4W
ad7606.rar_AD7606_AD7606控制程序_VHDL AD7606_fre到AD7606控制_采样数据控制
07-15
标题中的"ad7606.rar_AD7606_AD7606控制程序_VHDL AD7606_fre到AD7606控制_采样数据控制"揭示了这个压缩包的内容主要与AD7606数字模数转换器（ADC）的控制程序有关，采用VHDL（Very High Speed Integrated Circuit ...
AD域服务器 常规操作命令
02-27
熟练掌握AD域服务器的常规操作命令，对于维护和优化网络环境至关重要。以下是一些AD域服务器的常规操作命令及其应用场景的知识点： 1. 查看AD账号认证服务器列表：在需要确认用户账号登录服务器的场合，可以通过...
JAVA使用Ldap操作AD域的方法示例
08-26
在Java中操作AD域，我们通常需要以下几个关键知识点： 1. **连接AD域**： - **连接地址**：通常有两个端口，389和636。389端口用于非加密连接，如查询和登录；而636端口使用SSL（Secure Socket Layer）加密，适用...
ad5308_spidac_ad50388通道dac控制程序_AD5308
09-11
通过这个控制程序，用户可以轻松地编程实现不同通道的独立设置，进行多通道同步或异步操作，以及动态改变输出波形，满足各种复杂需求。 该程序可能包含以下关键模块： 1. SPI初始化模块：设置SPI接口的参数，建立...
【亲测免费】 基于verilog语言和vivado实现的ad9613数字采集工程
最新发布
gitblog_06708的博客
04-14 758
基于verilog语言和vivado实现的ad9613数字采集工程 去发现同类优质开源项目:https://gitcode.com/ 本项目是一个基于verilog语言和vivado2014平台的ad9613数字采集工程。工程包含了全部的源代码和约束文件，用户可以在此基础上进行二次开发或学习参考。 工程内容 源代码：工程的核心代码，使用verilog语言编写，实现了对ad9613芯片的数字采集功...
K7系列FPGA进行FLASH读写1——CCLK控制(STARTUPE2原语)
qq_43557686的博客
11-03 1万+
要进行 FLASH 的读写控制，却发现CCLK_0管脚不可直接配置，这实际上是因为 CCLK_0 管脚在内部已经被占用，我们必须通过其他方式获取/设置它。本文即介绍如何使用STARTUPE2原语，自定义CCLK。
C6678/C6657+ZYNQ/K7/A7 FPGA+AD+北斗的软硬件设计方案
YEYUANGEN的专栏
10-28 1661
针对当前北斗导航定位接收机在高动态和复杂电磁环境下定位精度不高的问题，本文在了解卫星导航原理的基础上，介绍了一种基于DSP+FPGA 的嵌入式北斗导航接收机的设计，以满足在高动态和复杂电磁环境下无人机、单兵、机器人等高精度导航定位的要求。相较于TMS320C6678+Kintex-7组合，TMS320C6678+ZYNQ组合则拥有更多的硬件资源，最为明显的是增加了两个ARM Cortex-A9核心，并具有原生。■ 基于IPC、OpenMP的多核开发案例。■ 基于PS + PL的异构多核开发案例。
创龙TMS320C6748开发板———设备时钟介绍2
xiaoluoshan的专栏
01-13 770
十一、Xilinx FPGA相关约束，原语，函数使用及问题记录
weixin_41838250的博客
04-07 7961
约束，原语，函数，相关问题记录
FPGA内部振荡器使用
weixin_43695468的博客
04-26 4052
这里写自定义目录标题欢迎使用Markdown编辑器新的改变功能快捷键合理的创建标题，有助于目录的生成如何改变文本的样式插入链接与图片如何插入一段漂亮的代码片生成一个适合你的列表创建一个表格设定内容居中、居左、居右SmartyPants创建一个自定义列表如何创建一个注脚注释也是必不可少的KaTeX数学公式新的甘特图功能，丰富你的文章UML 图表FLowchart流程图导出与导入导出导入 欢迎使用Markdown编辑器 你好！ 这是你第一次使用 Markdown编辑器 所展示的欢迎页。如果你想学习如何使用Mar
【亲测免费】 基于verilog语言和vivado实现的ad9613数字采集工程：实现高精度数字信号采集
gitblog_06790的博客
04-14 710
基于verilog语言和vivado实现的ad9613数字采集工程：实现高精度数字信号采集 去发现同类优质开源项目:https://gitcode.com/ 项目介绍 在现代电子技术领域，数字信号采集是众多科研与工程应用的基础。本项目——基于verilog语言和vivado实现的ad9613数字采集工程，正是为了满足这一需求而诞生。工程全面涵盖了源代码和约束文件，为用户提供了强大的二次开发和学习参...
Xilinx FPGA SelectIO串并转换IP核使用笔记
xunqijinghua的专栏
08-01 1万+
IP核参数配置总结页：串行输入，8bit并行输出，single-end信号，速率为SDR，IO时钟驱动缓冲包括了BUFIO\BUFG等原语。 第一步：Example Design工程。FPGA的仿真重要性远大于RTL代码，所以本次从simulation的测试文件开始，即 module selectio_wiz_0_tb (); // From the system into the d...
基于xilinx的selectIO的调试经验-复位
Multiroad的博客
04-10 967
本文主要描述了在调试selectIO中出现的问题，主要是复位引起的异常。这也提供了一个调试ADC的教训以及流程；
评论 3
成就一亿技术人!
拼手气红包6.0元
还能输入1000个字符
 
红包 添加红包
表情包 插入表情
表情包 代码片
 条评论被折叠 查看
添加红包

请填写红包祝福语或标题

个

红包个数最小为10个

元

红包金额最低5元

当前余额3.43元 前往充值 >
需支付：10.00元
成就一亿技术人!
领取后你会自动成为博主和红包主的粉丝 规则
hope_wisdom
发出的红包

打赏作者

寒听雪落

你的鼓励将是我创作的最大动力

¥1 ¥2 ¥4 ¥6 ¥10 ¥20
扫码支付：¥1
获取中
扫码支付

您的余额不足，请更换扫码支付或充值

打赏作者

实付元
使用余额支付
点击重新获取
扫码支付
钱包余额 0

抵扣说明：

1.余额是钱包充值的虚拟货币，按照1:1的比例进行支付金额的抵扣。
2.余额无法直接购买下载，可以购买VIP、付费专栏及课程。

余额充值