voiue的博客

由于Xilinx多数系列FPGA的配置bitstream的最小寻址单位是frame（1bit宽，以芯片高为长），所以配置 的最小单位必须是frame，这样就限制了重构区域的划分必须是纵向的一维划分(芯片的左下是坐标原点，纵向划分指划分X轴，不划分Y轴)，因为如果横向 的划分，一个frame就会被分开，在配置时无法寻址。这就产生问题，因为DCI匹配需要时间，我们的问题就是，过了一段时间，DCI匹配完毕了，但是CCLK却没有 了，因此FPGA一直处在Start UP的前2个Phase上，不会到DONE。

Xilinx FPGA支持多种程序文件格式，如，最常用的为.bit格式，一般用于调试时下载到FPGA片内RAM，掉电会丢失，量产时将.bit文件转换为.mcs格式文件，固化到外部Flash内。比如在一些特定情况下，我们只有一个.bit文件，我们如何获取到以下信息呢？相比于mcs文件，bit文件包括的信息更多，mcs文件只包含bit文件中的数据部分，本文简单介绍Xilinx bit文件的基本构成。

FPGA上电（Master）fpga 上电时，默认是从 flash 的 0x00 地址开始读数据。如 UG470 文档 page144 描述fpga 会从 0 开始读，地址不断自增，直到读取到有效的同步字sync word(0xAA995566),才认为接下来的内容是一个有效的 bin 文件内容的开始。读到有效 sync word 后不会再继续读搜寻其他的 bin 文件。如 UG470 文档 page81 描述：几种情况 1、只有一个 bit 文件，使用如下命令将该 b...

Vivado下debug后的波形通过图形化界面并不能保存抓取到波形，保存按钮只是保存波形配置，如果需要保存波形需要通过TCL命令来实现：write_hw_ila_data0730_ila_1 [upload_hw_ila_data hw_ila_1]write_hw_ila_data 0730_ila_2 [upload_hw_ila_data hw_ila_2]0730_ila_1为保存的文件名，需要带路径，hw_ila_1为你的ILA的名字，如果要读取已保存的波形，可以用下面的命令：.