FPGA设计中各种奇怪的坑
关注
分享
扫一扫
vigorlogos
无线通信FPGA工程师，擅长数字信号处理、无线通信、FPGA设计。
展开
专栏收录文章
- 默认排序
- 最新发布
- 最早发布
- 最多阅读
- 最少阅读
-
Vivado Error: (vlog-7) Failed to open design unit file
Error: (vlog-7) Failed to open design unit file 问题现象vivado无法调用外部仿真工具，提示错误：Error: (vlog-7) Failed to open design unit file原因文件路径名称过长解决办法将工程移动到根文件夹原创 2021-11-13 16:59:50 · 2855 阅读 · 0 评论 -
vivado error:add_1 must be in range [-1,DEPTH-1]问题
vivado error:add_1 must be in range [-1,DEPTH-1]问题在代码中使用了两个上升沿触发,如下always@(posedge clk or posedge rst)改为下降沿触发复位端即可assign rstn=~rst;always@(posedge clk or negedge rstn)原创 2021-11-13 09:22:20 · 1882 阅读 · 0 评论