Verilog
关注
分享
扫一扫
vela_yang
So we beat on,boats against the current
展开
专栏收录文章
- 默认排序
- 最新发布
- 最早发布
- 最多阅读
- 最少阅读
-
在Sublime Text 3 中配置 Verilog语法环境
1、Crtl+Shift+P 或 菜单View（查看） 打开控制台 2、原创 2014-11-01 13:42:37 · 37329 阅读 · 1 评论 -
Verilog_例程笔记_流水灯&按键消抖
/*********************************/ reg [2:0]rLED_Out; always @ ( posedge CLK or negedge RSTn ) if( !RSTn ) rLED_Out else if( Count_MS == 10'd100 ) begin if( rL原创 2014-11-01 14:07:18 · 4003 阅读 · 0 评论