Verilog HDL作业1_1

最新推荐文章于 2024-04-15 09:41:21 发布

努力进阶的小透明

最新推荐文章于 2024-04-15 09:41:21 发布

阅读量752

点赞数

CC 4.0 BY-SA版权

分类专栏： verilog作业

本文链接：https://blog.youkuaiyun.com/v_vivian/article/details/71156749

verilog作业专栏收录该内容

2 篇文章

订阅专栏

本文介绍了一个使用Verilog HDL实现的计数器设计案例，该计数器能够从0计数到5，之后归零，循环往复。文章提供了详细的信号定义、电路图、仿真波形及完整的代码实现。

摘要生成于 C知道，由 DeepSeek-R1 满血版支持，前往体验 >

Verilog HDL作业1_1

作业要求

信号定义：

信号名称	方向	位宽	说明
CLK	输入	1	输入时钟信号
RST	输入	1	输入复位清零信号，异步高电平有效
CNT	输出	3	输出计数值信号

计数器特征：
该计数器特征为，从0计数到5，然后又变成0，如此往复

0 1 2 … 5	0 1 2 … 5	0 1 2 … 5	……

Quartus RTL电路图

这里写图片描述

仿真波形

这里写图片描述

代码块

module verilog_HDL_1(clk, rst,cnt);
reg[3:0] length=4'D5;
input clk,rst;

output reg[3:0]cnt;

always @(posedge clk)
begin
 if(rst)
  cnt<=4'h0;
  else
  begin
     if (cnt[3:0]==length)
     begin
        cnt[3:0]=0;
     end
     else
          cnt[3:0]=cnt[3:0]+1;
     end
  end
  endmodule