
FPGA
Xilinx/Altera/国产FPGA相关学习、使用及其应用
XiaoChaoZhiNeng
这个作者很懒,什么都没留下…
展开
-
Vivado ILA数据导出MATLAB分析
有时候在系统调试时,数据在VIVADO窗口获取的信息有限,可结合MATLAB对已捕获的数据进行分析处理。原创 2024-12-08 21:15:52 · 651 阅读 · 0 评论 -
基于Zynq SDIO WiFi移植三(支持2.4/5G)
1 手机连接需要三次,三次都需要输入密码;2 平板连接需要三次,三次都需要输入密码;3 电脑连接需要一次,无感;原创 2024-10-04 20:53:36 · 712 阅读 · 0 评论 -
基于Zynq SDIO WiFi移植二(支持2.4/5G)
经过编译,将移植好的uboot、kernel、rootFS、ramdisk等烧录到Flash中,上电启动,在log中,可看到sdio设备。找到WIFI SSID,连接网络。原创 2024-10-04 20:45:03 · 1111 阅读 · 0 评论 -
基于Zynq SDIO WiFi移植一(支持2.4/5G)
基于SDIO接口的WIFI,在应用上,功耗低于USB接口,且无须USB Device支持,满足某些应用场景。原创 2024-10-04 20:25:18 · 898 阅读 · 0 评论 -
Zynq Cache问题的解决方法
PS和PL都在独立运行,PS通过DDR控制器来对DDR存储器进行访问,为了加速,常常将一些数据缓存(Cache),而且不是针对一个数据缓存,而是针对一批(Xilinx称为一行,即Line,一行长度为32)。其参数为:第一个参数是device结构体,第二个参数为DMA的实际地址,需要通过虚拟地址到实际地址的映射才能实现(这是Linux的本身特点),第三个参数为方向,可以选择DMA_TO_DEVICE或 DMA_FROM_DEVICE(需要包含头文件#include )。//将DDR内容拉进Cache。转载 2024-07-18 12:59:28 · 631 阅读 · 0 评论 -
ZYNQ AXI-DMA Linux Cache 一致
ZYNQ AXI-DMA Linux Cache 一致_zynq linux axi-优快云博客转载 2024-07-18 13:01:49 · 87 阅读 · 1 评论 -
jffs2_scan_eraseblock()问题解决办法
原因:flash在烧写之前,并未擦除干净flash上的数据,导致脏内存出现。原创 2024-05-12 23:42:21 · 333 阅读 · 1 评论 -
基于Zynq SOC器件TCF编译及其使用
PetaLinux对TCF的支持力度比较好,如果系统设计到kernel更改,相应的驱动等都需要再次编译,因此对于系统的维护和稳定性都造成很大的影响。因此,本文将介绍,在不更改Kernel(非PetaLinux)的情况下,实现TCF功能,方便上软件人员通过网口进行软件调试。将待运行的elf文件上传至单板,文件夹随便,用户可以根据需求定,在此演示,我们采用/root目录。在线调试,可以单步单步调试,如下所示,演示完毕!编译好的agent,可直接拷贝到文件系统使用!内核和文件系统(Update)详见附件!原创 2023-12-20 11:48:37 · 1456 阅读 · 1 评论 -
Vivado 2018.3 sdk烧写bin文件
在建立FSBL工程后,合并生成Bin文件,在烧写时,在main.c中增加下述代码。选择好生成的BIN文件和FSBL工程elf文件。原创 2023-04-07 09:14:37 · 2467 阅读 · 0 评论