FAQ0018_非5V容忍管脚输入建议

李佳昕70

于 2021-03-15 19:48:04 发布

阅读量303

点赞数

本文链接：https://blog.youkuaiyun.com/u014180874/article/details/114847855

版权

非5V容忍管脚输入电平超过VDD + 0.3V会导致内部电压抬升和ADC采样不准确。为避免问题，建议使用电阻分压网络，确保外部信号源不超过VDD。在AT32F403系列MCU中，可利用片内下拉电阻配合外接电阻实现分压，选择RIN时要满足VPIN低于VDD且高于VIH最小值规格。

摘要生成于 C知道，由 DeepSeek-R1 满血版支持，前往体验 >

Questions：如果非5V容忍管脚，输入电平超过芯片的VDD + 0.3V的高电压会有什么问题
Answer：有以下两种问题
此高电压透过芯片内部路径抬升VDD/VDDA电压，此高电压也会透过ADC内部干扰其他ADC通道输入信号源，因此导致任一ADC通道采样结果都不准确
在这里插入图片描述

因芯片内部设计，此高电压在64和48管脚封装内会干扰HSE，导致其无法起振或起振后又停振

在这里插入图片描述

综合以上影响，任何外部器件其输出超过VDD + 0.3V，不可直接与非5V容忍管脚连接。此时建议这类器件输出信号源先经一电阻分压网路将输出分压到VDD以下，再连接到非5V容忍管脚，如此可避免上述问题发生。AT32F403管脚具有片内下拉电阻(RPD)，分压网路可以以信号源串接一外接电阻(RIN)连接至非5V容忍管脚，再配合软件使能该管脚之片内下拉电阻，而形成最简单的电阻分压网路。
在这里插入图片描述