- 博客(8)
- 资源 (11)
- 收藏
- 关注
RSS订阅原创 关于FPGA中锁存器的生成：if语句和case语句的完整性影响
刚入门FPGA，学习Verilog语言编写代码，总听别人说要规范写代码的习惯，其中一个就是if…else以及case语句，需要些完整，比如if后必须有else,case语句最好有default，不然会产生意想不到的锁存器，一直不明白锁存器是个什么东西，直到看见网上别人的一篇文章猜明白，在此自己重写一遍，以加深自己的印象，正文如下：数字电路中应避免产生不必要的锁存器 Latch锁存器（Latch）是数字逻辑电路中很重要的一种基本电路，常见的锁存器包括三个端口：数据输入口、数据输出口、使能端。当使能端为高电
2021-07-05 11:19:24
2326
原创 FPGA时钟约束参数介绍，更新中。。。
FPGA时钟约束参数介绍，更新中。。。FPGA中的几个基本的重要的时序分析参数：fMAX（最大时钟频率）：在不违背内部建立时间tsu和保持时间th要求下可以达到的最大时钟频率；tSU（时钟建立时间）：在寄存器的时钟信号已经在时钟引脚建立之前，经由数据或者使能输入而进入寄存器的数据必须在输入引脚出现的时间长度；(equation:tsu<=tclk-tdelay_max_in)tH（时钟保持时间）：在寄存器的时钟信号已经在时钟引脚建立之后，经由数据输入或者使能输入而进入寄存器的数据必须在输入引脚
2020-11-12 16:21:46
628
原创 第三章 托内兄入海荐西宾 接外孙贾母惜孤女
一、《西江月》 对贾宝玉批判：无故寻愁觅恨，有时似傻如狂。纵然生得好皮囊，腹内原来草莽。潦倒不通世务，愚顽怕读文章。行为偏僻性乖张，那管世人诽谤！富贵不知乐业，贫穷难耐凄凉。可怜辜负好时光，于国于家无望。天下无能第一，古今不肖无双。寄言纨绔与膏粱，莫效此儿形状。二、对林黛玉 形容：两弯似蹙（cu）非蹙罥（juan）烟眉，一双似喜非喜含情目。态生两靥（ye）之愁，娇袭一身之病。泪光点点...
2020-02-24 17:38:05
325
原创 第一章 甄士隐梦幻识通灵 贾雨村风尘怀闺秀
一、无才可去补苍天，枉入红尘若许年。此系身前身后事，倩谁记去作奇传。二、红楼梦——曹雪芹题曰《金陵十二钗》，诗：满纸荒唐言，一把辛酸泪。都云作者痴，谁解其中味？三、太虚幻境——对联假作真时真亦假，无为有处有还无。四、游僧笑指甄士隐道：惯养娇生笑你痴，菱花空对雪澌澌。好防佳节元宵后，便是烟消火灭时。五、贾雨村 五言一律未卜三生愿，频添一段愁。闷来时敛额，行去几回头。自顾风...
2020-02-24 16:09:18
523
原创 modelsim仿真系列之基于ISE的独立进行后仿真（三）
绪论关于modelsim进行独立仿真Xilinx的IP核，我前边博客已经详细说明，不知道的可以看去看看有基础了再往下看。我把自己的一个时钟倍频和时序仿真工程下载链接附在这：第一步 ISE管脚约束还以前边博客所写的基于XC7A100T（484pin)的时钟倍频为列说明。例子工程里只有三个信号：输入时钟clk_in，输入复位rst_n和输出时钟clkout。然后把这三个信号连接到对应的引脚...
2019-11-20 22:42:07
2266
1
原创 modelsim仿真系列之基于ISE的IP核的独立仿真（二）
第一步 编译Xilinx的IP核在开始菜单Xilinx文件夹中选择Simulation Library Compilation这个工具：仿真器编译工具，如下图1所示，图1：打开仿真器编译工具后，进行如下图2所示的配置，操作步骤按图进行配置图2：第2步中看自己系统选择，一般都选64位，第3步是modelsim软件的启动路径，然后第4步后，紧接着在下图3中选择第一项:Both VHD...
2019-11-19 23:48:18
3211
6
原创 modelsim仿真系列之与ISE联合仿真方法（一）
Modelsim与ISE联合仿真方法标题欢迎使用Markdown编辑器新的改变功能快捷键合理的创建标题，有助于目录的生成如何改变文本的样式插入链接与图片如何插入一段漂亮的代码片生成一个适合你的列表创建一个表格设定内容居中、居左、居右SmartyPants创建一个自定义列表如何创建一个注脚注释也是必不可少的KaTeX数学公式新的甘特图功能，丰富你的文章UML 图表FLowchart流程图导出与导入导...
2019-11-18 22:11:15
4442
modelsim时序仿真实例.zip
2019-11-20
有源滤波器设计工具-FilterProDesktop
2019-11-20
空空如也
TA创建的收藏夹 TA关注的收藏夹
TA关注的人