匠心=专一+持之以恒

如果你的链接目录是如下：“D:\altera\13.1\modelsim_ase\win32aloem”改为“D:\altera\13.1\modelsim_ase\win32aloem\”

如果把@eachvec；那一行注释掉的话你仿真才能得到一段很长的波形，不然你的仿真时间就非常短，如果在它之前有在这个always过程块里规定时钟信号的翻转的话，这个时钟信号也不会翻转。   网上解答（当测试文件中有时钟信号，并且有@eachvec时，仿真时间很短，如果在它之前有在always过程块里规定时钟信号的翻转的话，这个时钟信号也不会翻转，那一行注释掉的话仿真才能得到一段很长

最近花了一周时间调试这个功能，因为网上找的很多文章，包括MAC层协议说明与FPGA做CRC32算法的研究等，有些地方描述的不一致，导致调试的过程中走了很多弯路，特地把最近收集的以及自己思考的成果记录下来，如果有什么地方不对的，希望看到的人能指点一下。一、FPGA做MAC首先就是与PHY的接口问题，常用的百兆接口有MII和RMII，传输速率一样，不过MII是4bit传输，时钟25M，而RMI

一、CRC原理。       CRC校验的原理非常简单，如下图所示。其中，生成多项式是利用抽象代数的一些规则推导出来的，而模2加（也就是异或），是对应于有限域的除法。二、CRC算法。       那么在FPGA当中，也有好几种算法。1、比特型算法。       这种算法，跟手算的差不多，一个时钟周期处理一个bit，速度