- 博客(2)
- 资源 (10)
- 收藏
- 关注
RSS订阅原创 基于FPGA设计的MIPS指令集CPU
基于FPGA设计的MIPS指令集CPUMars仿真结果，Mars断点Modelsim仿真结果,Modelsim断点,r是寄存器数据，dmem是内存数据仿真testbench代码和汇编测试代码在最后测试testbench汇编代码以及注释最后放了汇编代码的16进制文件汇编代码的16进制文件
2023-03-21 18:01:26
532
原创 基于FPGA的sobel算法仿真验证
基于FPGA的sobel算法仿真验证,利用modelsim验证算法，简单的matlab生成数据和还原数据，最终生成图片对比结果，符合预期要求
2020-08-12 17:28:55
1418
基于FPGA的抢答器，人数任意设置，倒计时，抢答编号显示和蜂鸣器指示，含中文注释
基于FPGA的抢答器，VHDL语言设计。
人数任意设置，倒计时任意设置，分频系数任意设置。
数码管显示抢答编号。
蜂鸣器提示。
代码含中文注释。
2020-09-24
sobel2_rom_vrlV0.2.rar
基于FPGA的sobel算法仿真验证，利用matlab和modelsim验证算法正确性，含有基础文档，附设计流程https://blog.youkuaiyun.com/u012560933/article/details/107962556
2020-08-12
计算器，支持26位数据长度 输入
计算器支持加减乘除开根号（其他功能可以自由扩展）。
利用状态机设计，可以根据设计要求，自由剪裁代码，只要在原始模板中，加入需要计算的公式，即可。
2019-03-09
简易FIR设计，流水线简化版本
简易FIR设计
特点：节约资源，只用了一个乘法器实现
方法原理：利用计数器控制RAM数据
附加文件：系数归一化，当然也可以利用matlab实现归一化
2019-03-03
基于FGPA的4位计数器
基于FGPA的4位计数器，可以自由设置位数，实现任意位数的计数器。具有以下功能：
1.方向可以设置，正向计数和方向计数
2.模值可以设置
3.计数频率可以调整
2019-02-23
8位无符号除法——FPGA(提供modelsim仿真)
无符号除法器的整体设计思路是，通过被除数移位后的结果与除数做减法运算实现的除法过程，具体设计思路是对于输入八位无符号被除数divisor1，先对八位divisor1进行转换为十六位的divisor1_tmp，高八位补零，第八位是divisor1。通过计数器控制实现，每个时钟上升沿左移1位divisor1_tmp，低位补零。如果divisor1_tmp高八位大于除数divisor2，相减后，divisor1_tmp整体左移1位，divisor1_tmp的第二位置1；如果不大于divisor2，直接左移1位，经过8个时钟后，输出八位的商和余数。
2018-12-26
空空如也
TA创建的收藏夹 TA关注的收藏夹
TA关注的人