自定义博客皮肤VIP专享

*博客头图:

格式为PNG、JPG,宽度*高度大于1920*100像素,不超过2MB,主视觉建议放在右侧,请参照线上博客头图

请上传大于1920*100像素的图片!

博客底图:

图片格式为PNG、JPG,不超过1MB,可上下左右平铺至整个背景

栏目图:

图片格式为PNG、JPG,图片宽度*高度为300*38像素,不超过0.5MB

主标题颜色:

RGB颜色,例如:#AFAFAF

Hover:

RGB颜色,例如:#AFAFAF

副标题颜色:

RGB颜色,例如:#AFAFAF

自定义博客皮肤

-+
  • 博客(4)
  • 收藏
  • 关注

转载 fpga 中 clock skew

http://blog.chinaunix.net/uid-24203478-id-3025710.html  看了一篇论文才搞清楚clock skew的问题,详细内容见论文,以下写点要点:1、什么是clock skew?由于时钟线长度及负载不同,会导致时钟信号到达相邻两个时序单元的时间不同,于是产生所谓的CL OCK SKEW (时钟偏移)。2

2014-09-03 22:43:31 2131 2

转载 verilog阻塞与非阻塞的综合

关于阻塞和非阻塞语句的5大原则:原则1: 时序电路建模时,用非阻塞赋值。原则2: 用always块写组合逻辑时,采用阻塞赋值。原则3: 在同一个always块中不要同时使用非阻塞赋值和阻塞赋值。原则4: 锁存器电路建模时,用非阻塞赋值。原则5: 在同一个always块中同时建立时序和组合逻辑电路时,用非阻塞赋值。最好按照这些原则去做,以免综合出的电路不合要求。例

2014-09-03 22:43:14 814

转载 关于建立保持时间以及时序的一些问题集合

【面试集锦】setup/holdviolation解决办法:http://www.socvista.com/bbs/viewthread.php?tid=705&page=1【面试集锦】什么是Setup和Holdup时间?:http://www.socvista.com/bbs/viewthread.php?tid=704&page=1求助 建立时间和保持:http://www.s

2014-09-03 22:42:30 3880

转载 异步复位、同步释放

一个简单的异步复位的例子always @ (posedge clk or negedge rst_n)         if(!rst_n) b          else b            我们可以看到FPGA的寄存器都有一个异步的清零端(CLR),在异步复位的设计中这个端口一般就是接低电平有效的复位信号rst_n。即使说你的设计中是高电平复位,那么实

2014-09-03 22:21:00 439

空空如也

空空如也

TA创建的收藏夹 TA关注的收藏夹

TA关注的人

提示
确定要删除当前文章?
取消 删除