时间和定时器

时钟作用：时钟信号是时钟逻辑的基础，数字芯片中众多的晶体管都工作在开关状态，它们的导通和关断动作无不是按照时钟信号的节奏进行的，也就是时序图。

时钟产生来源：晶振，PLL合成器（锁相环）->用较低频率获得较高频率。

S3C2440时钟体系：MPLL和UPLL

UPLL：用于USB设备

MPLL：用于CPU及其外围器件

 FCLK: CPU内核

 HCLK:高速外围总线，USB主控制器，NAND FLASH控制器，LCD控制器，LCD DMA,总线控制器,中断控制器，电源管理，存储器控制器：SRAM/NOR/SDRAM

 PCLK:低速外围总线, UART,SD,GPIO,IIC,IIS,RTC,ADC,SPI.

在开机启动的时候，FCLK=12MHZ,晶振为它提供频率，nRESET复位，振荡器开始工作，PLL为系统配置时间，CPU需要一段时间稳定才能工作，这段时间就是locktime,此时CPU频率降低为0，locktime结束之后，CPU获得新的工作频率。