DDR RAM结构和原理，系统内存的Channel、Rank、Chip、Bank关系

已于 2022-01-26 15:33:36 修改
阅读量1.5k 收藏 3
点赞数
CC 4.0 BY-SA版权
分类专栏： DDR 文章标签： 硬件工程
于 2022-01-26 15:33:28 首次发布
版权声明：本文为博主原创文章，遵循 CC 4.0 BY-SA 版权协议，转载请附上原文出处链接和本声明。
本文链接：https://blog.youkuaiyun.com/tinycool84/article/details/122703086
从零开始讲DDR（1）——DDR简介
apple_53311083的博客
09-19 5000
传统的SDRAM只在时钟信号的上升沿传输数据，而DDR可以同时在时钟的上升沿和下降沿传输数据，因此在同样的时钟频率下，DDR内存的传输速率是SDRAM的两倍。在这里我们暂时不关心cpu与DDR之间的联系了，我们聚焦于DDR内存芯片本身，对于一个完整的DDR芯片，我们把它考虑成一个chip的概念。chip不必多说，bank代表的就是区域，如果把DDR理解成一组存放了不同数据的表格，那么Bank（简写B）就是用来区分不同表格的，而row（简写R）表示行地址，Column（简写C）表示列地址。
LPDDR4x 的 学习总结（4） - SDRAM chip的组织结构
liycstart的博客
03-05 1274
基于cell组合起来的DRAM组织结构
DDR从channel/rank/chip/bank/row/col/cell,DDR/GDDR/HBM
cy413026的博客
03-08 6089
目录 1.ddr的层级结构 1.1ddr颗粒之外的层级 1.2 DDR颗粒内部的层级 2.ddr地址的时分复用 3. 总结 1.ddr的层级结构 一个soc或者PC上的ddr都是有很多颗ddr single chip组成的。这么多颗ddr又组成了不同的层级。这些层级从大到小分为： channel->rank->chip->bank->row->col->cell 其中channel->rank->chip是ddr颗粒(就是单颗ddr.
内存中的rank跟bank有什么区别
weixin_33763244的博客
09-11 3355
Rank是JEDEC创造的名词，系指在内存模组上的内存区块。倘若系统资料位元宽度是64bit，则每一个Rank就必须是64bit，当内存模组上有第二组64bit内存区块时，就称此模组为DoubleRank，在实务上此模组的运作与两条SingleRank模组相当。 一．内存芯片的逻辑BANK　　在芯片的内部，内存的数据是以位（bit）为单位写入一张大的矩阵中，每个...
DDR的rank，bank的含义和介绍
热门推荐
hbcbgcx的博客
12-18 3万+
http://blog.sina.com.cn/s/blog_83609aff0102wmgo.html 要搞清楚DDR，首先要搞清楚SDRAM（内存颗粒），DDR就是将这些颗粒集成在一起，再加一个控制器而已。 SDRAM（Synchronous DRAM）同步动态随机存储器：是PC 100和PC 133规范所广泛使用的内存类型，它的带宽为64位，3.3V电压，目前产品的最高速度可达5ns。它与C...
内存条的逻辑BANK和RANK（物理BANK）概念
百里杨的博客
10-13 7075
内存条的逻辑BANK和RANK（物理BANK）概念 在内存上有一个参数：2R X16,1R X16, 1R X8….. 这里的R就是Rank 既物理BANK，X16，X8，是指芯片位宽 何谓内存BANK: 内存的BANK其实分为两部分，逻辑BANK和物理BANK。 1.先来讲讲逻辑BANK。芯片的内部，内存的数据是以位(bit)为单位写入一张大的矩阵中，每个单元格我们称为CELL，只要指定一个行(Row)，再指定一个列(Column)，就可以准确地定位到某个CELL，这就是内存芯片寻址..
[RAM] 图解 RAM 结构原理
串起点滴
03-29 2025
从CPU至DRAM晶粒之间依据层级由大至小为channel>DIMM>rank>chip>bank>row/column。
[RK3288][Android6.0] DRAM中的Channel/RANK/BANK
Kris Fei's blog
11-21 2460
Platform: RK3288 OS: Android 6.0 Kernel: 3.10.92 图片摘自 圖解RAM結構與原理，系統記憶體的Channel、Chip與Bank DRAM中的术语层级关系： Channel＞DIMM＞Rank＞Chip＞Bank＞Row/Column Channel: 每个Channel需对应单独的控制器 DIMM: 可以认为是PC上一个插槽上...
DDR扫盲——single rank与dual-rank
02-13
详解内存数据总线与single rank dual-rank之间的关系
DDR4 硬件设计笔记
qq_26815321的博客
06-06 1万+
DDR4-DRAM是第四代支持双倍数据读取，支持随机位置存取的静态存储器。DDR4-DRAM的工作原理。DDR之T拓扑和Fly-by拓扑。DDR的硬件设计。DDR4 PCB设计要点介绍。DDR4之PCB走线间距的串扰评估。DDR4之内存通道(channel)和内存列(rank)。
Memory Rank
weixin_34080951的博客
11-05 787
Memory Rank 一组或几组Memory chips,Chips分为两种4Bits与8Bits, 由于CPU处理能力为64Bits, 如果内存要达到CPU处理能力, 就把Chips组成了Rank; 简单理解就是64Bits为1 Rank. Single Rank:1组Memory chip Dual Rank: 2 组Memory chip ,one ran...
DDR基础系列-SDRAM
sqzjiayou的博客
03-25 1197
与预充电不同的时，刷新操作是一个定时的操作，间隔一段时间后，必须执行一次。FPGA内部的RAM存储资源很少，当我们需要存放大量数据时（如缓存一帧摄像头的图像、缓存以太网下发的大量数据等等），内部RAM的空间不够。模式寄存器（Mode Register），主要设置SDRAM的写操作模式，CAS潜伏期，地址模式、突发长度。通过输出不同的数值，SDRAM可以执行不同的指令。读操作：在输入完列地址并且为读操作之后，等待一个读潜伏期（CL）后，SDRAM输出读数据，读数据突发个数与模式寄存器中设置的突发长度有关。
DDR的多通道(channel)和交织(interleave)
charleslei的专栏
03-09 1万+
从DDR的访存特性来说，对同一块DDR，两个访存操作之间需要一些时间间隔，这里面包括CL (CAS时延）, tRCD（RAS到CAS时延），tRP（预充电有效周期）等。 为了提高DDR的访存速度，可以使用多通道(channel)技术。典型的台式机和笔记本CPU很早就支持双通道，现在还加入了三通道。如果数据分布在插在不同的通道上的内存条上，内存控制器可以不管上面这些延迟啊时序啊，同时读取他们，速度...
EMCP/DDR中专业词汇（rank、bank、die、channel）的解析！
其实你就差那么一点点！
01-09 2万+
调试了这么久的emcp，对这些概念多少有点了解，但是始终有点模糊，求高手解答！ 首先把我的理解写下来： RANK：应该emcp的大的结构，有一个rank的，有两个rank的 BANK：bank包含在rank中，我调过的有一个rank包含4个、8个bank。 DIE：好像是rank或者bank的另一种说法。 CHANNEL：有一个channel或者两个channel，没搞懂什么意思。
DDR中bank，die，rank，channel的概念
beetleinv的博客
08-06 1万+
bank：不是银行。 die：芯片晶元单元。 rank：组成一个channel所用的die的数量。 channel：通道。 图 bank die rank channel 1 - 2 2 1 2 - 4 2？4？ 1 3 - 2 1 2 4 - 4 2 2 图1 ...
DDR的Controller、Channel、Chip、Rank、Bank、Row、Column、Sided、Dimm
张飞online博客
11-05 2万+
DDR的Controller、Channel、Chip、Bank、Rank、Row、Column、Sided、Dimm
内存粒度大小Channel/Rank/Chip
Sensente的博客
05-22 879
Cell指的是最小粒度，最小存储单位 一整行Cell构成了Row，一整列形成Column Row*Column形成一个Bank 多个Bank构成一个Chip 多个Chip连同一个片选信号构成一个Rank（即内存条的一面） 多（2）个Rank构成DIMM，双列直插（即一个内存条） 多个DIMM构成Channel（多通道） ...
什么是DDR RANK
最新发布
06-24
### DDR RANK 的定义、功能与作用 #### 1. RANK 的定义 RANK 是指在 DDR 内存系统中，一组能够同时被控制器访问的 DDR 颗粒集合。每个 RANK 包含一个或多个 DDR 颗粒，这些颗粒共享相同的地址和控制信号[^4]。对于一个 DDR 控制器来说，RANK 是其可以独立寻址和操作的基本单位。 #### 2. RANK 的功能 RANK 的主要功能是通过组合多个 DDR 颗粒来满足更高的位宽需求。例如，当 DDR 控制器需要支持 16 位、32 位甚至 64 位的数据宽度时，单个 DDR 颗粒（通常为 8 位宽）无法满足要求，因此需要将多颗颗粒组合成一个 RANK 来实现目标位宽[^4]。此外，RANK 还负责协调颗粒间的同步操作，确保数据传输的高效性和准确性。 #### 3. RANK 的作用 - **提升带宽**：通过增加 RANK 数量，DDR 系统可以在相同时间内处理更多的数据。例如，双 RANK 模组相比单 RANK 模组可以提供两倍的理论带宽[^4]。 - **优化内存访问效率**：RANK 的设计允许控制器在同一时间对不同 RANK 进行交错访问，从而减少等待时间和提高整体性能[^3]。 - **简化控制器设计**：RANK 将多个颗粒整合为一个逻辑单元，降低了控制器的复杂度，使其更容易管理更大规模的内存系统[^4]。 - **支持更高容量**：通过堆叠多个 RANK，DDR 模组可以实现更大的存储容量，而无需显著增加单颗颗粒的密度。 ```python # 示例代码：模拟 DDR 控制器对 RANK 的访问 class DDRController: def __init__(self, rank_count): self.rank_count = rank_count self.ranks = [f"Rank {i}" for i in range(rank_count)] def access_rank(self, rank_index): if 0 <= rank_index < self.rank_count: return f"Accessing {self.ranks[rank_index]}" else: return "Invalid Rank Index" controller = DDRController(2) print(controller.access_rank(0)) # 输出: Accessing Rank 0 print(controller.access_rank(1)) # 输出: Accessing Rank 1 ``` #### 4. RANK 的工作原理 在 DDR 系统中，控制器通过发送命令和地址信号来选择特定的 RANK，并对该 RANK 内的颗粒进行读写操作。每次访问一个 RANK 时，控制器会激活该 RANK 的所有颗粒，然后依次访问每个颗粒中的 BANK、ROW 和 COLUMN[^2]。这种机制确保了数据能够在短时间内被高效提取或写入。
评论
添加红包

请填写红包祝福语或标题

个

红包个数最小为10个

元

红包金额最低5元

当前余额3.43元 前往充值 >
需支付：10.00元
成就一亿技术人!
领取后你会自动成为博主和红包主的粉丝 规则
hope_wisdom
发出的红包

打赏作者

tinycool84

你的鼓励将是我创作的最大动力

¥1 ¥2 ¥4 ¥6 ¥10 ¥20
扫码支付：¥1
获取中
扫码支付

您的余额不足，请更换扫码支付或充值

打赏作者

实付元
使用余额支付
点击重新获取
扫码支付
钱包余额 0

抵扣说明：

1.余额是钱包充值的虚拟货币，按照1:1的比例进行支付金额的抵扣。
2.余额无法直接购买下载，可以购买VIP、付费专栏及课程。

余额充值