UVM：3.4.3 UVM_ERROR 到达一定数量结束仿真

最新推荐文章于 2024-09-24 20:51:44 发布
原创 最新推荐文章于 2024-09-24 20:51:44 发布 · 6.8k 阅读 · 15 ·
CC 4.0 BY-SA版权
版权声明：本文为博主原创文章，遵循 CC 4.0 BY-SA 版权协议，转载请附上原文出处链接和本声明。

本文介绍了UVM仿真中的一些实用技巧，包括如何通过设置UVM_FATAL错误数量来控制仿真的终止条件，提供了set_report_max_quit_count的具体用法，并解释了如何查询当前的退出阈值。此外还提到了如何在命令行中设定最大退出计数。

摘要生成于 C知道 ，由 DeepSeek-R1 满血版支持， 前往体验 >

1.uvm_fatal 出现时，马上结束仿真。

2.set_report_max_quit_count 方式：



出现5个错误就退出：


除了写在build_phase 之外，在其他phase 设置也可以。（report_phase 好像不行）


3.get_max_quit_count，查询当前的退出阈值。返回0 表示无论多少个UVM_ERROR都不会退出，这个函数在uvm_report_server 中。


4.在命令行中：

<sim command> +UVM_MAX_QUIT_COUNT=6,NO

NO表示此值是不可以被后面的语句重载，还可以是YES。

UVM仿真的启动（二）—— uvm_phase::m_run_phase()
Future Chaser的博客
08-29 262
否则，如果添加的phase 是UVM_PHASE_SCHEDULE或UVM_PHASE_DOMAIN，即添加一个已经创建的phase schedule node，则begin_node设置为当前要添加的phase，end_node设置为添加phase的m_end_node，要添加的phase的parent设置为当前调用的phase（如果是在uvm_domain中添加uvm_schedule，则设置为uvm_domain；在uvm_root创建的时候，就已经创建了m_common_domain实例。
[UVM]UVM_ERROR數量統計 --- 在env中override report_phase
元直的博客
04-14 2110
UVM_ERROR數量統計 一、如何在仿真結束后，報告ERROR的數量呢？ 1.1、可以在env中Override report_phase來實現 function void my_env::report_phase(uvm_phase phase); bit ...
UVM中UVM_ERROR到达一定数量后结束
Alfred的博客
07-10 3949
UVM同样支持UVM_ERROR达到一定数量时结束仿真。对于某个测试用例，如果出现了大量的UVM_ERROR，根据这些错误已经可以确定bug所在了，再继续仿真下去意义已经不大，此时就可以结束仿真，而不必等到所有的objection被撤销。...
关于UVM仿真error数量达到指定值就退出仿真的设置
yunduor909的博客
09-24 1001
关于UVM仿真error数量达到指定值就退出仿真的设置
【UVM】UVM_MAX_QUIT_COUNT
小邦是名小ICer的博客
02-03 2145
对于某个测试用例，如果出现了大量的UVM_ERROR，根据这些错误已经可以确定bug所在了，再继续仿真下去意义已经不大，此时就可以结束仿真，而不必等到所有的objection被撤销。与set_max_quit_count相对应的是get_max_quit_count，可以用于查询当前的退出阈值。如果测试用例与base_test中同时设置了，则以测试用例中的设置为准。其中第一个参数6表示退出阈值，而第二个参数NO表示此值是不可以被后面的设置语句重载，其值还可以是YES。上述代码把退出阈值设置为5。
UVM：5.1.6 build 阶段出现UVM_ERROR停止仿真
06-16 3458
1.在build_phase使用 uvm_error，也会退出： 2.结果： 3.在end_of_elaboration_phase 之前的phase中，如果出现UVM_ERROR，UVM就认为出现了致命错误，会调用uvm_fatal 结束仿真。 4.小设计看不出优势，大设计有用。
UVM_Class_Reference_Manual_1.2_UVM_Class_reference_uvm1.2_
10-04
10. **环境构建**：UVM提供了顶级的`uvm_test`类，作为验证环境的入口点，它负责初始化和结束验证环境，并通过`run_phase`方法启动验证流程。 通过深入学习《UVM Class Reference Manual 1.2》，工程师可以掌握如何...
FIFO_UVM_VIP.zip_FIFO验证sv_UVM_uvm 代码_如何验证fifo_异步fifo验证
07-14
用uvm验证方法学验证异步fifo，文件包括异步FIFOrtl代码和uvm组件
uvm_users_guide_1.2.zip_UVM手册_site:www.pudn.com_uvm user guide 1
07-15
10. **宏和类库（Macros and Class Library）**：UVM提供了一系列预定义的宏和类，如`uvm_component`基类、`uvm_error`宏等，这些工具简化了UVM用户的代码编写和调试过程。 通过学习和应用《UVM用户手册1.2版》，IC...
uvm.rar_UVM_UVM SV_UVM 验证_uvm modelsim_uvm验证
09-20
这个名为"uvm.rar_UVM_UVM SV_UVM 验证_uvm modelsim_uvm验证"的压缩包文件提供了关于UVM的基本实践，特别强调了在ModelSim环境下进行验证的步骤。以下是对这些知识点的详细解释： 1. **UVM**：UVM是一种基于...
[SEQREQZMB] 跑reset test出现的UVM_ERROR原因及解决方法
qiuzhongyu123的博客
11-24 7181
今日调试reset test时，出现了如下UVM_ERROR: [SEQREQZMB] The task responsible for requesting a wait_for_grant on sequencer ‘uvm_test_top.m_env.m_xxx_agent.m_sequencer’ for sequence ‘case_rstn_rand_vseq’ has been killed, to avoid a deadlock the sequence will be removed
sv&uvm的踩坑案例
qq_40571921的博客
09-21 855
另一个问题是，如果子类加了一个变量，再在test这里对这个变量赋值，会报编译错误，说没有在父类找到这个变量；所以推测，外面在赋值的时候其实是对父类已经声明的变量进行赋值。base_class（父类）和extend_class（子类）内部都有相同的变量int var[$]；把子类的var[$]删掉后，子类才能看到这个push进来的00；在test的run_phase阶段，赋值：env.refm.var.（type）后，这个类在env这里被实例化，实例化名refm；父子类不能声明相同名字的变量；
UVM入门与进阶学习笔记4——UVM仿真的开始与结束
weixin_41979380的博客
01-22 9307
目录UVM的编译和运行顺序UVM仿真开始UVM世界的“诞生”UVM仿真结束 UVM的编译和运行顺序 下图是UVM的编译运行顺序，非常重要的知识点！ 在加载硬件模型调用仿真器之前，要完成编译和建模阶段。 在开始仿真之前，分别执行硬件的always/initial语句，以及UVM的调用测试方法run_test和几个phase，分别是build、connect、end_of_elaboration和start_of_simulation。 在开始仿真后，执行run phase或对应的12个分支phase。
UVM实战 卷I学习笔记5——UVM基础（4）UVM中打印信息的控制
weixin_41979380的博客
10-10 6990
设置打印信息的冗余度阈值 UVM通过冗余度级别的设置提高了仿真日志的可读性。 在打印信息之前， UVM会比较要显示信息的冗余度级别与默认的冗 余度阈值， 如果小于等于阈值， 就会显示， 否则不会显示。 默认的冗余度阈值是UVM_MEDIUM， 所有低于等于 UVM_MEDIUM（ 如UVM_LOW） 的信息都会被打印出来。 可以通过get_report_verbosity_level函数得到某个component的冗余度阈值： ...
UVM平台启动和结束
W1Z1Q的专栏
09-15 6533
UVM中通过objection机制来控制验证平台的关闭。在每个phase中，UVM会检查是否有objection被提起(raise_objection)，如果有，那么等待这个objection被撤销(drop_objection)后停止仿真；如果没有，则马上结束当前phase。raise_objection语句必须在第一个消耗仿真时间的语句之前，如$display语句是不消耗仿真时...
UVM实战学习笔记＜二＞
zyw2018的博客
07-23 566
第三章 UVM基础 本章介绍了uvm_componet和uvm_object这两个类的关系和他两的一些特性。 其次是UVM的树形结构。field automaion机制，UVM的打印信息、cconfig_db。 是对第二章中提到的内容的详细介绍。 uvm_component和uvm_object component其实是派生字object的。因此，component是有一些object没有的功能的。第一，component是可以在new的时候可以传参数parnent，这也说明component是树的节点，是
UVM消息打印机制之uvm_report (一)
liuwei848的博客
11-25 6229
report机制可以实现对信息打印的精确控制。下面分点讲解，均是在uvm_component组件中使用信息宏。（uvm_object中使用原理相同） 下面以`uvm_error(“ID”,”message”)来说明： 首先介绍在UVM中存在verbosity这个概念，verbosity可以这么理解：反应信息需要被打印的过滤程度，主要有下面几种类型 typedef enum { ...
UVM基础-UVM之debug和打印
热门推荐
qq_36955425的博客
05-24 1万+
使用方法：component.set_report_severity_id_override(source, “id”, target)，component支持路径调用，例如在base_test中将driver内ID为“my_drv”的UVM_INFO改为UVM_WARNING，可以在base_test的connect_phase中调用：env.i_agt.drv.set_report_severity_id_override(UVM_INFO, “my_drv”, UVM_WARNING)。
set_report_max_quit_count/set_timeout
micheal2731的博客
04-12 1652
3.UVM基础3.1uvm_component与uvm_objecta.uvm_component本质上也是派生自uvm_objectb.uvm_component有两大特性是uvm_object所没有的：一是在build_phase中通过在定义new的时候以及调用构造函数new时指定parent参数来形成一种树形组织结构，二是有phase的自动执行特点。c.transaction派生自uvm_s...
uvm_resource_db::read_by_name
最新发布
08-07
<think>我们正在讨论UVM中的`uvm_resource_db::read_by_name`方法。该方法是UVM资源数据库机制的一部分，用于在验证环境中按名称查找和读取资源。 资源数据库是一个全局存储区，用于存储配置对象、序列、虚拟接口等。`read_by_name`允许我们通过指定作用域（scope）和资源名称来检索资源。 使用格式： `uvm_resource_db#(type)::read_by_name(string scope, string name, ref T value, input uvm_object accessor = null)` 参数说明： - scope: 资源的作用域，通常使用组件的完整路径。 - name: 资源的名称。 - value: 用于存储读取到的资源的引用（输出参数）。 - accessor: 访问该资源的对象（通常为调用该方法的组件，用于跟踪访问者）。 返回值：如果成功找到资源并读取，返回1；否则返回0。 示例场景： 假设我们在testbench中设置了一个虚拟接口，并将其存入资源数据库。然后在某个driver中，我们通过`read_by_name`来获取这个虚拟接口。 步骤1：在顶层模块或测试中设置资源 例如，在顶层模块中，我们将一个虚拟接口存入资源数据库： ```systemverilog // 顶层模块 module top; // 假设有一个接口实例 my_interface my_if(); initial begin // 将虚拟接口存入资源数据库，作用域为"uvm_test_top.env"，资源名为"my_vif" uvm_resource_db#(virtual my_interface)::set("uvm_test_top.env", "my_vif", my_if); end endmodule ``` 步骤2：在组件（如driver）中读取资源 在driver的build_phase或connect_phase中，我们可以尝试读取这个资源： ```systemverilog class my_driver extends uvm_driver #(my_transaction); `uvm_component_utils(my_driver) // 声明一个虚拟接口 virtual my_interface vif; function new(string name, uvm_component parent); super.new(name, parent); endfunction function void build_phase(uvm_phase phase); super.build_phase(phase); // 尝试读取资源 if (!uvm_resource_db#(virtual my_interface)::read_by_name(get_full_name(), "my_vif", vif)) begin `uvm_error("DRV", "Failed to get virtual interface") end endfunction // ... 其他代码 endclass ``` 注意：在上面的例子中，`get_full_name()`返回的是当前组件的完整路径。如果资源设置的作用域与读取的作用域匹配（即都是"uvm_test_top.env.driver"），那么读取会成功。但是，在设置资源时，我们设置的作用域是"uvm_test_top.env"，而driver的完整路径可能是"uvm_test_top.env.agent.driver"（取决于具体层次），这样就会导致读取失败。 因此，通常我们会在设置资源时使用一个相对通用的作用域（如环境级），而在读取时，如果当前组件在环境内部，可以使用环境的作用域（即"uvm_test_top.env"）来读取，而不是使用当前组件的完整路径。 修正读取的作用域： 在driver中，我们可以通过获取父环境的路径来指定作用域，或者直接使用设置资源时使用的作用域字符串。 例如，修改driver中的读取： ```systemverilog function void build_phase(uvm_phase phase); super.build_phase(phase); string scope = "uvm_test_top.env"; // 直接使用设置时的作用域 if (!uvm_resource_db#(virtual my_interface)::read_by_name(scope, "my_vif", vif)) begin `uvm_error("DRV", "Failed to get virtual interface") end endfunction ``` 或者，通过父组件获取环境的路径： ```systemverilog function void build_phase(uvm_phase phase); super.build_phase(phase); uvm_component env = this; // 当前是driver while (env != null && env.get_name() != "env") env = env.get_parent(); if (env == null) begin `uvm_error("DRV", "Failed to find env") return; end string scope = env.get_full_name(); if (!uvm_resource_db#(virtual my_interface)::read_by_name(scope, "my_vif", vif)) begin `uvm_error("DRV", "Failed to get virtual interface") end endfunction ``` 但是这种方法较为复杂，通常我们更倾向于在设置和读取时使用一致的作用域字符串，或者通过配置机制（如uvm_config_db）来传递接口。 注意：虽然`uvm_resource_db`和`uvm_config_db`有相似的接口，但`uvm_config_db`是建立在`uvm_resource_db`之上的，并且提供了更安全的类型检查和作用域匹配。通常推荐使用`uvm_config_db`，但理解`uvm_resource_db`也有助于理解底层机制。 另外，UVM资源数据库支持通配符匹配，但在`read_by_name`中，我们指定了确切的作用域和名称，因此不会使用通配符。 总结：`uvm_resource_db::read_by_name`方法需要确保作用域和名称的匹配，否则读取会失败。 引用：UVM Class Reference[^1] §§相关问题§§ 1. `uvm_resource_db::read_by_name` 和 `uvm_config_db::get` 有什么区别？ 2. 在UVM中，资源数据库的作用域是如何组织的？ 3. 如果同一个作用域和名称下有多个资源，`read_by_name`会返回哪个？ 4. 如何避免在读取资源时出现作用域不匹配的问题？</think>### UVM `uvm_resource_db::read_by_name` 使用详解 `uvm_resource_db::read_by_name` 是 UVM 资源数据库的核心方法，用于按名称和作用域检索预先存储的资源（如配置对象、虚拟接口等）。以下从使用场景、语法和示例进行说明： #### 📌 方法语法 ```systemverilog static function bit read_by_name( input string scope, // 资源的作用域路径 input string name, // 资源名称标识符 ref T value, // 存储检索结果的引用 input uvm_object accessor = null // 访问者对象（通常为this） ); ``` - **返回值**：`1` 表示成功找到资源，`0` 表示未找到 - **关键参数**： - `scope`：资源的层级路径（如 `"uvm_test_top.env.agent"`） - `name`：资源的唯一标识名（如 `"vif"`） - `value`：输出参数，接收检索到的资源值 --- #### 🛠️ 使用示例 ##### 场景：在 Driver 中获取虚拟接口 1. **资源设置**（Testbench 层） 在顶层模块中存储虚拟接口： ```systemverilog module top; my_interface vif(); // 声明接口 initial uvm_resource_db#(virtual my_interface)::set( "uvm_test_top.env.agent", // 作用域 "vif", // 资源名 vif // 接口实例 ); endmodule ``` 2. **资源读取**（Driver 层） 在 Driver 的 `build_phase` 中获取接口： ```systemverilog class my_driver extends uvm_driver; virtual my_interface drv_vif; function void build_phase(uvm_phase phase); super.build_phase(phase); if (!uvm_resource_db#(virtual my_interface)::read_by_name( get_full_name(), // 当前组件路径（如"uvm_test_top.env.agent.driver"） "vif", // 资源名 drv_vif, // 输出到成员变量 this // 访问者对象 )) begin `uvm_fatal("NO_VIF", "Virtual interface not found!") end endfunction endclass ``` --- #### ⚠️ 关键注意事项 1. **作用域匹配规则**： - 读取作用域必须 **完全匹配** 设置时的作用域，或处于其子路径下（如设置作用域为 `"uvm_test_top.env"`，读取作用域可为 `"uvm_test_top.env.agent"`） - 若跨层级访问，需使用显式路径（如 `"uvm_test_top.env"`） 2. **资源类型一致性**： 模板参数 `#(T)` 必须与 `set` 操作时的类型严格一致，否则读取失败[^1]。 3. **错误处理**： 始终检查返回值，未找到资源时需触发 `uvm_fatal` 避免后续空指针异常。 --- #### 🔍 对比 `uvm_config_db` | 特性 | `uvm_resource_db` | `uvm_config_db` | |---------------------|--------------------------------|-------------------------------| | **作用域匹配** | 支持通配符和正则表达式 | 仅精确匹配或父子作用域 | | **运行时修改** | 允许动态更新资源 | 配置后不可修改 | | **资源可见性** | 全局可见 | 受限于组件层次 | | **推荐场景** | 跨组件共享静态资源（如接口） | 传递动态配置参数（如超时值） | > 优先使用 `uvm_config_db` 传递配置，`uvm_resource_db` 更适合底层资源管理[^2]。
评论
添加红包

请填写红包祝福语或标题

个

红包个数最小为10个

元

红包金额最低5元

当前余额3.43元 前往充值 >
需支付：10.00元
成就一亿技术人!
领取后你会自动成为博主和红包主的粉丝 规则
hope_wisdom
发出的红包
实付元
使用余额支付
点击重新获取
扫码支付
钱包余额 0

抵扣说明：

1.余额是钱包充值的虚拟货币，按照1:1的比例进行支付金额的抵扣。
2.余额无法直接购买下载，可以购买VIP、付费专栏及课程。

余额充值