锁存器

组合逻辑电路与时序电路

1. 组合逻辑电路：电路的输出仅取决于输入端的信号
2. 时序电路：电路的输出值不仅取决于当前的输入值，还取决于电路的历史状态

锁存器

用于存储电路状态的元件

基本锁存器

电路中的两个或非门通过交叉耦合的方式相连，组成基本的锁存器

电路图：

逻辑表达式：
Qa = ~(R|Qb)
Qb = ~(S|Qa)

行为特性表:

R:复位端
S:置位端
1. R = 0, S = 0: 锁存器保持原状态，可以是0，1或者1，0，但是两个输出值必须是反相的
反相的原因
由锁存器的逻辑表达式可知，当R=S=0时，如果Qa = Qb, 则Qa = ~Qb = ~Qa, 矛盾，所以不可能存在Qa和Qb相同的情况
2. R = 0, S = 1: 锁存器处于置位状态，在这个状态中，锁存器将输出Qa置为1并将Qb置为0
3. S = 0, R = 1: 锁存器处于复位状态，在这个状态中，输出将回到初始化的情况
4. S = 1, R = 1: 此时Qa和Qb均被置为1