ZYNQ PS 通过 AXI_IIC 实现 EEPROM 数据高效存储与验证

1. 为什么选择 ZYNQ PS 的 AXI_IIC 来操作 EEPROM？

大家好，我是老张，在嵌入式这行摸爬滚打十几年了，从早期的单片机到现在的异构SoC，各种存储器件用得不少。今天想和大家聊聊一个非常经典且实用的场景：用 ZYNQ 处理系统（PS）里的 AXI_IIC 控制器，去高效、可靠地读写 EEPROM。你可能觉得，I2C读写EEPROM不是单片机时代就玩烂了的基础操作吗？没错，但当你把它放到 ZYNQ 这种“大杀器”上，特别是结合了AXI总线协议后，整个事情的玩法、稳定性和效率，就完全不一样了。

先说说我为什么推荐这个方案。在很多嵌入式项目里，比如工业控制器、智能网关或者一些需要掉电保存关键参数（校准数据、设备序列号、运行日志）的设备中，EEPROM（电可擦可编程只读存储器）依然是首选。它价格便宜、接口简单（通常就是I2C或SPI）、数据非易失。而 ZYNQ 芯片，它内部集成了双核ARM Cortex-A9处理器（这就是PS部分）和可编程逻辑（PL部分），功能强大。很多时候，我们完全可以用PS自带的硬核外设来干活，没必要去PL那边用逻辑资源“软核”模拟一个I2C控制器，既节省了宝贵的PL资源，又保证了性能和可靠性。PS端的这个I2C控制器，通过AXI总线与ARM内核通信，这就是 AXI_IIC IP核。它本质上是一个将标准的I2C控制器包装成符合AXI4-Lite总线协议的IP，让ARM可以像访问内存一样，通过读写寄存器来轻松控制I2C时序。

那么，这个方案“高效”在哪里呢？第一是开发效率高。Xilinx SDK（或现在的Vitis）提供了完善的驱动库（xiic.h, xiic.c），我们不需要从零开始写底层的时序波形，直接调用封装好的函数就行，大大降低了出错概率和调试时间。第二是运行效率高。AXI_IIC控制器内部有FIFO（先入先出缓冲区），支持中断和轮询两种模式。这意味着在进行连续读写时，ARM内核可以一次性发送一批数据到FIFO，然后由I2C控制器自动完成发送，期间CPU可以去处理其他任务，减少了CPU的占用率。对于需要频繁读写配置参数的实时系统，这点优势非常明显。

2. 动手之前：硬件连接与Vivado工程搭建

理论说再多，不如动手搭一遍。在开始写代码之前，我们必须把硬件环境和Vivado工程配置好。这里我以常用的ACZ702开发板（核心芯片是XC7Z020）为例，板子上通常自带一个AT24Cxx系列的EEPROM芯片，通过I2C总线连接到了ZYNQ PS的MIO引脚上。

第一步，检查原理图，确认连接。 这是最基础也最容易出错的一步。你需要找到开发板原理图，确认EEPROM的I2C信号线（SDA和SCL）具体连接到了ZYNQ PS的哪两个MIO引脚上。比如，我手头的板子可能是连接到MIO 14（SDA）和MIO 15（SCL）。同时记下EEPROM的7位I2C器件地址，AT24C02通常是0x50（二进制1010000，最后一位读写位由硬件控制）。这一步千万不能错，否则后面全是白忙活。

第二步，在Vivado中创建Block Design。 打开Vivado，新建工程后，创建Block Design（BD）。首先，从IP Catalog里添加ZYNQ7 Processing System核。双击配置它，在MIO Configuration -> I/O Peripherals -> I2C 0前面打勾，使其使能。然后在下方的MIO选项卡中，找到I2C 0，将其SDA和SCL信号分别分配到你在原理图上查到的具体MIO引脚号（比如14和15）。这里有个小坑要注意：ZYNQ PS的I2C控制器时钟需要配置。在Clock Configuration -> PL Fabric Clocks中，确保给FCLK_CLK0一个合适的时钟（比如50MHz或100MHz），这个时钟会作为AXI总线时钟。同时，在PS-PL Configuration -> General -> Enable Clock Resets中，确保FCLK_RESET0_N使能，我们后续的软复位可能会用到。

第三步，添加并配置AXI IIC控制器IP核。 光使能PS的I2C外设还不够，我们需要一个“翻译官”，把ARM的AXI总线访问“翻译”成对I2C控制器的寄存器操作。这个“翻译官”就是AXI IIC IP核。从IP Catalog搜索并添加AXI IIC到BD中。双击它进行配置，有几个关键参数：

• IIC Frequency：这里设置的是你期望的I2C总线时钟频率，比如100 kHz。对于EEPROM，标准模式（100k）或快速模式（400k）都可以，具体要看你的EEPROM芯片手册支持的最高速率。
• Ten bit address