超级会员免费看
时序逻辑设计原理：反馈时序电路分析与设计
1. 状态表与流程表
在分析示例 D 触发器电路的实际转换表时，发现它不存在关键竞争，除了之前识别出的非关键竞争外，没有其他竞争情况。确定这一事实后，我们无需再参考状态变量，而是可以为状态变量组合命名，并确定每个状态/输入组合的输出值，从而得到状态/输出表。
| CLK D | Y1 Y2 Y3 | 00 | 01 | 11 | 10 |
|---|---|---|---|---|---|
| 000 | 010 | 010 | 000 | 000 | |
| 001 | 011 | 011 | 000 | 000 | |
| 010 | 010 | 110 | 110 | 110 | |
| 011 | 011 | 111 | 111 |
订阅专栏 解锁全文
扫一扫
被折叠的 条评论
为什么被折叠?
到【灌水乐园】发言
