linux 报 外部非精确异常

最新推荐文章于 2024-06-07 22:48:53 发布
最新推荐文章于 2024-06-07 22:48:53 发布
阅读量911 收藏
点赞数
CC 4.0 BY-SA版权
分类专栏： linux 内核
版权声明：本文为博主原创文章，遵循 CC 4.0 BY-SA 版权协议，转载请附上原文出处链接和本声明。
本文链接：https://blog.youkuaiyun.com/techtitan/article/details/48229317
本文深入探讨了启动阶段外部非精确异常的产生原因，包括缓存跳变异常、虚拟地址转换和内存读写过程，并详细解析了这些异常场景在boot阶段可能引发的情况。

摘要生成于 C知道 ，由 DeepSeek-R1 满血版支持， 前往体验 >

启动阶段如果报外部非精确异常，调用站一般是在kthread_helper ，因为kthread_create里面，将arm cpsr 的A bit 打开了，异常可能在boot阶段就已经产生了。


产生arm 外部非精确异常场景：

1. cache  跳变异常

2. 虚拟地址转实地址

3. 读写内存过程

嵌入式高频考点：万字长文详解Linux中的阻塞IO与非阻塞IO
大模型大数据攻城狮的专栏
10-11 632
在Linux系统中，IO操作，即输入/输出操作，是数据在内存与外部设备之间传输的过程。这一过程中，根据IO操作的行为特性，可以将其划分为阻塞IO（Blocking IO）与非阻塞IO（Non-blocking IO）两种模式。这两种模式在处理不能立即完成的IO操作时，展现出截然不同的行为方式。阻塞IO，顾名思义，当进程或线程发起的IO操作无法立即完成时，该进程或线程将被操作系统挂起，进入等待状态。在此期间，进程或线程无法继续执行其他任务，只能等待IO操作的完成。
linux那些事之中断与异常（AMD64架构）_1
weixin_42730667的博客
01-07 1715
中断与异常 中断及异常是学习操作系统必备知识一直，它们是打破当前执行程序流程的一种手段，同时也是cpu与外部硬件交互的一种手段。 一般而言中断可以分为可以屏蔽(maskable)和不可屏蔽类型（non-maskable)。 按照同步模式划分分为异步和同步中断。 同步中断一般是由CPU执行指令时产生，即cpu指令终止执行之后cpu才会发出中断。 异步中断一般时由其他硬件设备产生通知cpu产生的。 异常一般是由软件执行时产生错误或者cpu内存执行时产生错误。而在一些特殊情况，比如 debug模式 但单
精确异常与非精确异常
白水煮鸡蛋
01-10 9330
这里的异常是指同步的 (Synchronous)，非异步的中断。 非精确异常 (Imprecise Exception) 在多发射乱序执行的流水线 CPU 上，从指令进入流水线到异常事件的发生，期间要经过若干流水级，此时 PC 的值已指向其后的某条指令，在实现非精确异常的 CPU 上就把此时的 PC 值作为引起异常指令的所在（为了表达的方便，记为 eptr）。 简单地说就是 ep
【2020/12/4修订】【梳理】计算机组成与设计 第4章 处理器 第3节 异常（docx）
COFACTOR
06-13 598
配套教材： Computer Organization and Design: The Hardware / Software Interface (5th Edition) 建议先修课程：数字逻辑电路、C / C++、汇编语言。 这是专业必修课《计算机组成原理》的复习指引。建议将本复习指导与博客中的《简明操作系统原理》配合复习。 在本文的最后附有复习指导的高清截图。需要掌握的概念在文档截图中以蓝色标识，并用可读性更好的字体显示 Linux 命令和代码。代码部分语法高亮。 计算机组成原理不是语言课，本复习指
计算机组成与设计：处理器
TroubleMaker
04-09 3422
4.1 引言 一台计算机的性能有三个关键因素决定：指令数目，时钟周期长度和每条指令所需时钟周期数。其中，处理器的实现方式决定了时钟周期长度和CPI。 MIPS的抽象视图 4.2 逻辑设计的一般方法 在考虑计算机的设计时，必须决定机器的逻辑实现以及机器时钟。 MIPS实现中的数据通路功能部件包括两种不同的逻辑单元：组合单元和状态单元。组合单元的输出只取决于当前的输入（与或非门或ALU）；...
mips 精确异常和延时槽
志趣湾
04-08 2313
一、非精确异常 在多发射乱序执行的流水线 CPU 上，从指令进入流水线到异常事件的发生，期间要经过若干流水级，此时 PC 的值已指向其后的某条指令，在实现非精确异常的 CPU 上就把此时的 PC 值作为引起异常指令的所在（为了表达的方便，记为 eptr）。 简单地说就是 eptr 的指向，并非真正的引起异常的指令之所在，而是其后面的某条指令所在。 二、精确异常 简单地说就是
流水线中的精确异常
沉潜
08-01 973
流水与精确异常 我们为什么需要精确异常？ 冯诺依曼结构ISA的语义 帮助软件调试 使得异常恢复和进程重启更容易 可以在软件中加入trap 多周期与流水线 因为并不是所有指令的执行时间都是一样长的，能不能在流水线中实现多周期的思想，即用多个不同的功能单元花费不同数量的时钟周期。而在这些功能单元中指令的执行可以流水也可以不流水，这样就必须保证指令序以及确定精确异常，因为在某个阶段发现异常时，其之...
嵌入式Linux系统中RTC应用的操作详解
最新发布
嵌入式技术开发
06-07 510
RTC”的英文全称是Reul-Time Clock，翻译过来是实时时钟芯片．实时时钟芯片是日常生活中应用最为广泛的电子器件之一，它为人们或者电子系统提供精确的实时时间，实时时钟芯片通过引脚对外提供时间读写接口，通常内部带有电池，保证在外部系统关电时，内部电路正常工作，时间正常运行.不同的时钟芯片内部机制不一样，时间数据存储格式．读写操作方式也不一样，Linux系统和驱动封装了不同时钟芯片的操作细节，为应用程序提供了统一的时间操作接口.那么在Linux 世界里，时间是怎么表示的呢?
Linux C/C++编程之（十六）进程及进程控制
种树最好的时间是10年前，其次是现在！！！
07-07 9700
文章目录一、概述 一、概述
嵌入式Linux中常见笔试题目详解
嵌入式技术开发
06-05 956
因为tcp传输的数据满足3大条件，不丢失，不重复，按顺序到达。
国防科大计算机体系结构最强复习资料
12-05
国防科大计算机体系结构最强复习资料
ARM寄存器
jim_ling的博客
05-06 283
ARM 有37个32-Bits长的寄存器.  1 个用作PC( program counter)‏  1个用作CPSR(current program status register)‏  5个用作SPSR(saved program status registers)‏  30 个通用寄存器  Cortex体系结构下有40个32-Bits长的寄存器  Cortex-A多出
详细解读ARM寄存器之CPSR
热门推荐
卢阳
03-25 2万+
一、ARM处理器共有37个寄存器。这37个寄存器按其在用户编程中的功能划分，可分为2类寄存器，即31个通用寄存器和6个状态寄存器。这6个状态寄存器在ARM公司文件中其名称分别为：CPSR、CPSR_svc、CPSR_abt、CPSR_und、CPSR_irq和CPSR_fig。这12的作用分别如图1所示：
CPU的自我控制之(3)-异常的同步与异步
ytfy339784578的专栏
01-13 2723
——————————————————————异常 背景—————————————————————— 上面说了一大篇，对主题的意义就是表述清楚一件事：异常，使指令流直接在CPU上执行而不会劫持CPU。 而我认为这是所谓CPU支持虚拟化的关键点，同样是系统调用的关键点(内核保护自己的保障，MMU也应该算在内，另说)。 另外： Aarch64将异常划分了等级，我就不絮叨了，然后aarch3...
非屏蔽中断与异常
游手好弦 信步涂鸦
04-28 4488
   异常就是CPU内部出现的中断,也就是说，在CPU执行特定指令时出现的非法情况。非屏蔽中断就是计算机内部硬件出错时引起的异常情况。从上图可以看出，二者与外部I/O接口没有任何关系。Intel把非屏蔽中断作为异常的一种来处理，因此，后面所提到的异常也包括了非屏蔽中断。在CPU执行一个异常处理程序时，就不再为其他异常或可屏蔽中断请求服务，也就是说，当某个异常被响应后，CPU清除eflag的中IF位
使用jstack精确找到异常代码
sqiucheng的专栏
03-23 595
一个CPU密集型线程的demo： package chapter1; public class FindJavaThreadInTaskManager { public static void main(String[] args) { Thread thread = new Thread(new Worker()); ...
处理器之中断和异常
Christmaso的博客
08-21 5130
处理器基础
MIPS 精确异常处理模式
leolinux的专栏
11-03 1478
精确异常的含义有：         1. 在发生这个异常之前的一切计算行为会完整的结束并体现效果；         2. 在发生这个异常之后的一切计算行为（包含当前这条指令）将不会产生任何效果。
了解计算机体系结构(3)
qwqc262的博客
09-28 479
指令的流水处理 (1)指令控制方式 1.顺序方式 各条机器指令之间顺序串行地执行，执行完一条指令后才取下一条指令，而且每条机器指令内部的各个微操作也是顺序串行地执行。优点是控制简单，缺点是速度慢，机器各部件的利用率低。 2.重叠方式 在解释第K条指令的操作完成之前就可以开始解释第K+1条指令，如下图所示，通常采用一次重叠。即在任何时候，指令分析部件和指令执行部件都只有相邻两条指令在重叠解释。优点是速度有所提高，控制不太复杂。缺点是会出现冲突、转移和相关等问题。 3.流水方式 它把重复的顺序处理过程分解为若
评论
添加红包

请填写红包祝福语或标题

个

红包个数最小为10个

元

红包金额最低5元

当前余额3.43元 前往充值 >
需支付：10.00元
成就一亿技术人!
领取后你会自动成为博主和红包主的粉丝 规则
hope_wisdom
发出的红包
实付元
使用余额支付
点击重新获取
扫码支付
钱包余额 0

抵扣说明：

1.余额是钱包充值的虚拟货币，按照1:1的比例进行支付金额的抵扣。
2.余额无法直接购买下载，可以购买VIP、付费专栏及课程。

余额充值