verdi编译vhdl文件时，报出"warning：*Warn* Unknown argument –vhdl08"的解决 办法

最新推荐文章于 2024-10-29 19:50:22 发布
原创 最新推荐文章于 2024-10-29 19:50:22 发布 · 2.1k 阅读 · 1 ·
CC 4.0 BY-SA版权
版权声明：本文为博主原创文章，遵循 CC 4.0 BY-SA 版权协议，转载请附上原文出处链接和本声明。

本文分析了在使用Verdi工具时遇到的关于-vhdl08选项的警告问题，指出此选项属于nTrace工具而非Verdi，并提供了解决方案。建议使用Verdi的vhdlcom工具进行VHDL编译，然后通过库调用方式启动Verdi。
部署运行你感兴趣的模型镜像

原因分析：
   verdi -help打印出的帮助信息中可找到-vhdl08,但根据上下文可看到该选项是
nTrace工具的选项。所以命令如“verdi -vhdl08 -f include.f"会报出warning。
解决办法：
   使用verdi的vhdlcom工具来编译vhdl。例如：  
   vhdlcom -vhdl08 top_design.vhd

   然后再通过库调用的方式打开verdi ：

   verdi -lib work  -top top_design &

您可能感兴趣的与本文相关的镜像

ACE-Step

ACE-Step

音乐合成
ACE-Step

ACE-Step是由中国团队阶跃星辰（StepFun）与ACE Studio联手打造的开源音乐生成模型。 它拥有3.5B参数量，支持快速高质量生成、强可控性和易于拓展的特点。 最厉害的是，它可以生成多种语言的歌曲，包括但不限于中文、英文、日文等19种语言

Cannot run program‘null\code【鸿蒙报错已解决】
一键难忘的博客
05-02 444
Cannot run program‘null\code【鸿蒙报错已解决】最近遇到了这个问题，看到网上也有人在询问这个问题，实操了很多网上的解决方案发现并不能解决这个Bug，所以我在解决这个问题后，总结了自己和其他人的解决经验，进行了整理，写了一本解决【Cannot run program‘null\code】这个问题的bug文章，希望可以帮助到大家。 解决问题的全部过程记录在本篇文章中，包括原因分析、解决方案等，按照本文的解决方案应当可以解决这个报错。
[VCS]如何解决Condition Coverage收不全的问题及解法
元直的博客
07-06 9397
Coverage Options In Compile/Simulation 一、Common option Option description -cm line+cond+fsm+tgl+branch+assert line : Enable collecting line or statement coverage cond :Enable collectingcon...
报错：A fatal error has been detected by the Java Runtime Environment
qq_34266804的博客
04-17 9182
# # A fatal error has been detected by the Java Runtime Environment: # # EXCEPTION_ACCESS_VIOLATION (0xc0000005) at pc=0x0000000062664f5e, pid=3088, tid=7728 # # JRE version: Java(TM) SE Runtime Env...
linux环境下vcs+verdi的使用
qq_42135020的博客
02-15 1万+
linux环境下vcs verdi使用流程（wsl2 ubuntu）
VCS/irun/verdi编译命令/vhdl&verilog混合编译/.so联合编译/sv_lib/sv_liblist/sv_root
热门推荐
cy413026的博客
01-30 2万+
目录 1.VCS的编译解析 1.1一步编译法 1.2 三步编译法 1.3 VCS动态加载DPI shared lib (.so) 2.irun编译命令 3.verdi也可以编译 1.VCS的编译解析 1.1一步编译法 这种适合都是verilog的工程 下面是一个可以使用的vcs makefile用于编译 VCS 编译仿真方法总结 VCS编译命令 摘自：SYNOPSYS...
Verdi 打开编译工程
rcw610的专栏
05-13 3614
HDL Source文件的编译 针对Verilog文件的编译： 使用vericom工具，将verilog source文件写入一个run.f中，如： system.v pram.v TopModule.v 对于include的文件，通过+incdir+引入文件夹。 -v +文件名，表示lib的design。 invoke方式：vericom -lib <libname> -f run.f 如果verilog source文件中，包含2001的一些结构，需要加-2001 opti
verdi加载vhdl和verilog混合RTL设计的详细方法
01-10
如果尝试使用该参数，Verdi将会报出警告，并提示未知的参数-vhdl08。 - 使用上述方法加载混合RTL设计之后，RTL代码不可在Verdi界面下直接修改。edit功能未激活。如果需要修改RTL设计，只能借助外部文本编辑器进行，...
synplify_makefile.zip_makefile VHDL_synplify_verdi
07-14
【标题】"synplify_makefile.zip_makefile VHDL_synplify_verdi" 提供的资源是一个关于VHDL设计流程自动化管理的压缩包，它整合了synplify、ISE和verdi三个重要的EDA工具，并利用makefile进行统一调度。这个压缩包的...
*Verdi* FSDB WARNING: Simv_lock file is locked (./dump_003.fsdb.slock). *Verdi* : fsdbAutoSwitchDumpfile - Switch to the new FSDB file './dump_003.fsdb'. /bin/sh: line 1: 82640 Segmentation fault ./tc001 -l simv.log make: *** [run] Error 139 这个错呢
最新发布
09-05
1. **FSDB文件锁定警告**：Verdi在转储FSDB文件时，可能会创建锁定文件（simv_lock），如果之前的进程异常终止，锁定文件可能没有被正确删除，导致后续运行时出现锁定警告。虽然这是一个警告，但可能影响文件写入或...
使用vcs编译vhdl文件的makefile脚本
07-16
首先，用户的问题是关于如何编写一个Makefile脚本，用于使用VCS编译VHDL文件。VCS是Synopsys的Verilog Compiler Simulator，通常用于仿真。 从系统级指令，我需要： - 所有行内数学表达式用$...$格式。 - 独立公式...
无法查看verdi licence
qq_52914040的博客
10-25 1698
Ubuntu虚拟机上的Verdi许可问题
Linux下编译Verilog流程---vcs+verdi
山南水北有一方的博客
03-21 3038
概述： 用的是vnc在Windows环境下控制显示远程服务器桌面，然后建立工程，采用脚本的方式用vcs编译，用Verdi进行波形查看。 工程建立 工程文件夹下建立top、hdl、lib、env、sim、debug、filelist、syn、testcase共九个子文件夹。 top中放顶层（tb）文件，hdl中放设计文件，lib中放厂商提供的库及ip核文件，env放top中所需要的driver、monitor文件等，即在调试过程中不变的一些文件（量），filelist指明这些文件分别在的路径，sim中的.sh
VCS与VERDI编译仿真
JYHZBDX的博客
08-20 2776
VERDI最初属于novas公司，后来被synopsys公司收购，目前VERDI与VCS都属于synopsys公司。在VCS中仿真执行的操作基本可以在VERDI中复现，且VERDI的复现方式更简单。VERDI提供了两种分析引擎来分析波形，分别是KDB和FSDB，同时提供了四种分析工具，分别是nWave（波形分析）\nSchema（原理图分析）\nTrace（源代码分析）\nFSM（有限状态机分析），其中只有nWave可以单独调起。
如何查看EDA工具版本号
zhangduang_KHKW的博客
02-20 4263
目录 VCS： vcs -help GVIM： （1）gvim -help （2）直接打开gvim （3）gvim -version Verdi：verdi -help Vmanager：vmanager -version VCS： vcs -help -version 不识别 GVIM： （1）gvim -help （2）直接打开gvim （3）gvim -version Verdi：verdi -help Vmanager：vman...
verdi简单使用方法
muyiwushui的博客
08-25 1万+
kdb选项 kdb选项是vcs选项，在进行vcs仿真时可以加入kdb选项；加入kdb选项后，vcs仿真会生成verdi的库文件，通常库文件为sim.daidir,库文件里面包含相应代码信息；利用库文件verdi可以快捷打开rtl代码而不需要重新编译； verdi打开代码办法 verdi -dbdir simv.daidir & verdi可以直接通过以上指令打开rtl代码； verdi直接打开波形及其相关rtl代码 verdi -ssf filename.fsdb Verdi可以直
Verdi操作小结
StephenX9760的博客
12-04 2万+
Verdi操作小结
【亲测免费】 Verdi加载VHDL和Verilog混合RTL设计的详细方法
gitblog_06659的博客
10-29 722
Verdi加载VHDL和Verilog混合RTL设计的详细方法 去发现同类优质开源项目:https://gitcode.com/ 资源文件描述 本资源文件详细介绍了如何在Verdi中加载VHDL和Verilog混合的RTL设计，并解决Verdi中无法跟踪混合信号驱动的问题。通过本方法，您可以顺利地在Verdi中进行混合语言设计的调试和分析。 适用场景 当您的设计中同时包含VHDL和Verilog...
评论
添加红包

请填写红包祝福语或标题

个

红包个数最小为10个

元

红包金额最低5元

当前余额3.43元 前往充值 >
需支付：10.00元
成就一亿技术人!
领取后你会自动成为博主和红包主的粉丝 规则
hope_wisdom
发出的红包
实付元
使用余额支付
点击重新获取
扫码支付
钱包余额 0

抵扣说明：

1.余额是钱包充值的虚拟货币，按照1:1的比例进行支付金额的抵扣。
2.余额无法直接购买下载，可以购买VIP、付费专栏及课程。

余额充值