
硬件课程学习
TATYBOY
自律即自由,Stay hungry,stay foolish
展开
-
(二)运动码表计时电路Logisim电路原理图和Verilog HDL + DE2-70开发板实现
首先,感谢MOOC华中科技大学谭志虎老师的计算机硬件设计课程!这套课程学习下来,帮助我理解了当时学习数字逻辑课程中存在的许多困惑!!硬件菜鸡一枚,本人硬件课程设计遇到的,特此记录下来,作为自己的学习记录,同时希望给还在挠头的同学一点参考,起到抛砖引玉的效果。废话少说!!正文来了!!!!**第一步:**先在logisim中绘制电路原理图,运动码表的计时电路输出为16位的二进制数据,因此需要4个4位的BCD码计数器,从高到低,依次来表示分的十位、分的个位、秒的十位、秒的个位、其中,秒的十位为0到5的计数器,原创 2020-06-14 12:42:22 · 6317 阅读 · 1 评论 -
(一)60秒倒计时电路Logisim电路原理图和Verilog HDL 描述+ DE2-70开发板
首先,感谢MOOC华中科技大学谭志虎老师的计算机硬件设计课程!这套课程学习下来,帮助我理解了当时学习数字逻辑课程中存在的许多困惑!!硬件菜鸡一枚,本人硬件课程设计遇到的,特此记录下来,作为自己的学习记录,同时希望给还在挠头的同学一点参考,起到抛砖引玉的效果。废话少说!!正文来了!!!!第一步:先在logisim这个软件中用画电路原理图的方式,来看看它的电路原理图是啥样的吧!讲解一下原理图,因为我要在数码管上显示0059到0000所以,60秒倒计时的时间输出数据为16位二进制,因此我在设计倒计时模块的原创 2020-06-14 12:41:13 · 10428 阅读 · 3 评论