- 博客(18)
- 收藏
- 关注
RSS订阅原创 解决Expect包缺失问题
3、保存退出后，再次使用unbuffer ls命令验证。1、找到'pkgIndex.tcl'文件。尝试使用如下命令验证，发现同样出错。2、编辑unbuffer文件。#在此处添加如下路径。
2025-07-25 10:36:42
390
1
原创 解决findmnt库版本不匹配问题
1、找到所有的libsmartcols.so.1库。2、逐个查看相关符号，例如刚好是如下lib库。3、查看原库文件属性，可知该文件为软链接。6、运行findmnt命令检查。
2025-07-25 10:21:22
187
原创 PCIe技术3.0 - 第3章 配置概述
正如PCI一样，每个PCIe功能（Function）的标识在其所在的设备内，以及这个设备所连接的总线内，都是唯一的。其标识符一般被称为“BDF”。对于任意一个 PCIe 拓扑结构，配置软件负责检测出拓扑中的每个Bus、Device和Function，缩写为BDF。接下来的几节将会结合一个PCIe拓扑的示例，来讨论BDF的主要特征。图 3‑1展示了一个PCIe拓扑结构，图中着重标识了示例系统中的Buses、Devices和Functions。本章后续内容将解释总线编号和设备编号分配的过程。
2025-06-16 11:17:40
918
原创 PCIe技术3.0 - 第2章 体系结构概述
PCI Express 的出现代表了其前身并行总线的重大转变。作为一种串行总线，它与早期的串行设计（例如 InfiniBand 或者 Fibre Channel）有许多的共同点，但是它完全保持了在软件层面对 PCI 的后向兼容。正如许多高速串行传输方法一样，PCIe 使用双向连接的方式，可以在同一时间进行信息的收发操作。这种模型被称为双单工连接，因为每个接口都有一个单工发送路径和一个单工接收路径，图2‑1 展示了这种模型。
2025-06-13 11:01:00
990
原创 PCIe技术3.0 - 第1章 背景
PCI-X对PCI的软件和硬件都能做到向后兼容，同时PCI-X还能提供更好的性能和更高的效率。它和PCI所使用的连接器也是相同的，因此PCI-X与PCI的设备可以插入相互的插槽。除此之外，它们二者还使用相同的配置模型，因此在PCI系统中能使用的设备、操作系统、以及应用，在PCI-X系统中仍然可以使用。为了在不改变PCI信号传输模型的基础上达到更高的速率，PCI-X使用了几个技巧来改善总线时序。首先，他们实现了PLL（锁相环）时钟发生器，利用它在内部提供相移时钟。
2025-06-12 14:34:43
11077
原创 PCIe术语和缩写V6.0
指一个环境，可能包括设备的一部分、整个设备或多个设备的组合，在该环境中建立了某种“信任”级别，使得在此环境中发生的操作（包括代码执行）被认为是“可信的”。给定一个交替的1和0值的重复数据流，单位间隔是通过在足够长的时间间隔内平均电压跳变之间的时间间隔来测量的值，以使源时钟的所有故意频率调制变得可以忽略（参见RX: UI和TX: UI）。与PCI Express接口相关的错误，发生在组件内部，可能无法归因于PCI Express接口本身上的数据包或事件，或代表在PCI Express上发起的事务。
2025-02-14 17:09:51
1800
原创 DMA控制器-PL330 第1章 介绍
DMAC是一种兼容高级微控制器总线架构（AMBA）的PrimeCell外围设备，由ARM开发、测试和许可。DMAC提供了一个AXI接口来执行DMA传输，以及两个控制其操作的APB接口。DMAC采用TrustZone®安全技术，其中一个APB接口在安全状态下运行，另一个在非安全状态下操作。有关TrustZone技术的更多信息，请参阅。DMAC包括一个小指令集，它提供了一种灵活的方法来指定DMA操作。这使其比具有固定功能基于链表项（LLI）的DMA控制器的，能够提供更大的灵活性。
2025-01-13 14:30:22
1263
原创 USB2.0上电时序
4、时序（3）：高速设备检测到SE0，至少保持2.5us（且不超过3ms）后将DM拉高到800mV，即chirp K，表明设备此时为高速模式，持续1~7ms；7、时序（6）：设备phy检测到3对KJ信号，将DP、DM上的终端电阻切换为45Ω，KJ电平由800mV变为400mV，至少发送3对KJ后进入高速模式。8、时序（7）：Host控制器发起reset操作，保持SE0状态至少50ms，然后软件配置停止Rest，同时phy停止发送KJ序列，端口进入使能状态；2、时序（1）：设备得电，将DP拉高到3.3V。
2024-12-11 15:29:30
1693
翻译 EHCI规范-第1章
采用和贡献增强型主机控制器接口（EHCI）规范的各方签署了EHCI规范贡献者协议，以便获得许可使用和实现此规范。该贡献者协议为贡献者和采用者提供了相互的、免版税的许可，以使用来自英特尔和其他贡献者及采用者的某些知识产权，用于他们的符合EHCI规范的产品。：EHCI为软件提供了一个简单的异步接口，以便向主机控制器提供参数化的工作项，主机控制器利用这些工作项在USB上执行事务。：EHCI规范通过集成（使用）现有USB 1.1主控制器的硬件和软件，从而对根端口提供三种速度（低、全、高速）的支持。
2024-12-10 20:32:38
446
转载 第1章 计算机系统基础
功能：提高CPU数据输入输出的速率，突破所谓的“冯*诺依曼瓶颈”。速度：在计算机的存储系统体系中，Cache是访问速度较快的层次。原理：使用Cache改善系统性能的依据是程序的局部性原理。组成：Cache由两部分组成：控制部分和Cache存储器部分。平均系统周期时间（以读操作为例：使用“Cache + 主存储器”）t3h×t11−h×t2t3h×t11−h×t2hhh代表对Cache的访问命中率，t1t_1t1。
2024-12-06 15:59:44
191
原创 RK3568 Maskrom提示“下载boot失败”的解决方法
长按“Maskrom”键，并同时按一下“RESET”键重启单板，设备将被RKDevTool识别，此时升级固件提示“下载boot失败”在uboot下可以正常下载，但进入Maskrom后设备能被正常识别但无法下载，提示“下载boot失败”（1）将PC上与RK相关的USB驱动统统卸载干净，可用DriverInstall.exe工具卸载；（3）管理员方式打开DriverInstall.exe，重新安装驱动；（2）断开设备，重启PC；（4）重新下载固件。
2024-12-02 20:34:49
6819
翻译 OpenHCI（第七章）
Host Controller（HC）包含一组在芯片上的操作寄存器，这些寄存器被映射到系统可寻址空间的非缓存部分。这些寄存器由Host Controller Driver（HCD）使用。根据这些寄存器的功能，它们被分为四个分区，分别用于控制和状态、内存指针、帧计数器和根集线器。所有寄存器应作为双字读取和写入。保留位可能在本规范的未来版本中分配。为确保互操作性，不使用保留字段的Host Controller Driver不应假设保留字段包含0。
2024-11-25 16:44:44
209
翻译 Zephyr USB host controller driver API
1控制器已启用，所有API函数可用。0控制器已由uhc_init()初始化。将UHC事件提交到更高层的回调函数。在更高层，事件将被插入消息队列。参数参数描述[in] dev指向驱动程序实例的设备结构体的指针[in] event指向事件结构体的指针返回值成功返回0，其他值应视为错误。
2024-11-25 15:10:40
219
翻译 Linux-USB 主机端 API — Linux 内核文档
通用串行总线（USB）用于将主机（如个人电脑或工作站）连接到许多外围设备。USB 使用树状结构，主机作为根节点（系统的主控节点），集线器作为内部节点，外围设备作为叶节点（和从属节点）。现代个人电脑支持多个这样的 USB 设备树，通常包括几个 USB 3.0（5 Gbit/s）或 USB 3.1（10 Gbit/s）和一些遗留的 USB 2.0（480 Mbit/s）总线以防万一。主从不对称性出于多种原因而设计，其中一个原因是为了便于使用。
2024-11-25 11:42:22
306
翻译 OpenHCI（第三章）
该时间表显示了两个端点描述符在1毫秒轮询间隔，两个端点描述符在2毫秒轮询间隔，一个端点在4毫秒轮询间隔，两个端点描述符在8毫秒轮询间隔，两个端点描述符在16毫秒轮询间隔，以及两个端点描述符在32毫秒轮询间隔。请注意，在此示例中，未使用的中断端点占位符被绕过，链接连接到层次结构中的下一个可用端点。这之后，主机控制器服务非周期性传输，直到帧间隔计数器达到主机控制器驱动程序设置的值，表明主机控制器应该开始服务周期性传输。有32个中断头部指针。USB数据包的传输机制是通过链接到端点描述符的传输描述符队列来实现的。
2024-11-22 16:36:36
203
翻译 OpenHCI（第二章）
在更高的层面，它可能指的是执行特定功能的一组硬件组件，如通用串行总线（USB）接口设备。在更高层面，设备可能指的是连接到USB的实体执行的功能；设备可以是物理的、电气的、可寻址的和逻辑的。描述主机控制器向设备端点传输数据块所需的信息的内存结构。与主机控制器驱动程序（HCD）和通用串行总线（USB）接口的硬件设备。在通用串行总线（USB）上的设备的地址。一个存储在内存中的结构，它描述了主机控制器与设备端点通信（通过传输描述符）所需的信息。这个接口描述了通用串行总线操作的主机控制器和主机控制器驱动程序的要求。
2024-11-22 15:28:53
333
翻译 OpenHCI（第一章）
引言 开放式主机控制器接口（OpenHCI）规范是针对通用串行总线（USB）的主机控制器的寄存器级描述，该主机控制器由通用串行总线规范所描述，而该规范即将由英特尔公司发布。OpenHCI允许多个主机控制器供应商设计和销售具有共同软件接口的主机控制器，从而减轻他们编写和分发软件驱动程序的负担。设计目标是在硬件和软件的复杂性之间取得平衡，使OpenHCI不仅仅是USB最简单的主机控制器，也非最复杂的可能。第7章详细说明了软件可以访问的主机控制器内的寄存器。第2章提供了规范中使用的术语和缩写的词汇表。
2024-11-22 15:08:49
101
Enhanced Host Controller Interface Specification（EHCI）
2024-12-11
USB开放主机控制器接口规格介绍与实施
2024-11-22
空空如也
TA创建的收藏夹 TA关注的收藏夹
TA关注的人