C 语言中的SWITCH—CASE 语句陷阱

最新推荐文章于 2025-05-11 17:13:14 发布

亦金

最新推荐文章于 2025-05-11 17:13:14 发布

阅读量3.2k

点赞数 1

CC 4.0 BY-SA版权

本文链接：https://blog.youkuaiyun.com/swbys/article/details/88287164

本文探讨了C语言中case语句下不加{}

摘要生成于 C知道，由 DeepSeek-R1 满血版支持，前往体验 >

C 语言中，如果case语句下不加{} 代码作用域是不允许定义变量的，但是我发现有一种方法可以规避这条原则。

请看下面的代码：

在主流的编译器环境下测试过不限制编译告警的情况下，Visual Studio 2017 、Qt、和Linux环境下都编译通过。

请不要使用这样编程，这是糟糕的代码。

确定要放弃本次机会？

福利倒计时

: :

立减 ¥

普通VIP年卡可用

立即使用

亦金

关注关注

1
点赞
踩
2

收藏

觉得还不错? 一键收藏
0
评论
分享

复制链接

分享到 QQ

分享到新浪微博

扫一扫
举报

举报

有道无术, 术尚可求。有术无道, 止于术。

12-12

1978

switch 语句是一种多分支语句，常常用于 "多分支" 的情况。用于不同条件执行不同动作，每一个 case 分支都是唯一的，从上往下逐一测试直到匹配为止。

Verilog 变量声明与数据类型三（可变的向量域选择）

weixin_37993576的博客

11-05

1209

当我们定义了一个向量，在使用这个向量时，可能是整个向量全部都使用，也有可能只是使用向量的其中一部分。verilog 语言语法支持可变的向量域选择，方便用户的使用。 1.语法：（向量使用方法）向量名 [起始位+:位宽] 在不改变原本向量声明的高低有效位顺序的情况下，从起始位开始（包括起始位），宽度为位宽，从起始位递增到位宽的一段向量区域。例： wire [31 : 0] a; a [0 +: 8] 等效为 a[7 : 0]; // 起始位在最右侧 wire [0 :...

参与评论您还未登录，请先登录后发表或查看评论

Verilog Hdl的变量位宽

分享一些学习笔记，小学生一名，欢迎大家批评指正！！！

06-27

409

例：reg [3:0] b;//定义了一个位宽大小为4的reg变量。所以若一个变量位宽定义为：[a:b] (a>b)，则这个变量的位宽大小为a-b+1。=16，表示0~15，共16种状态。

【C语言入门】`switch-case` 语句（常量表达式、`break`、`default`）

Mr_-G，一名勤奋底层软件开发工程师的博客

05-11

837

在 C 语言中，“常量表达式” 是指在编译阶段就能计算出结果的表达式，其值在运行时不可修改。整型 / 字符型字面量（如5'A'#define定义的宏（如，则合法）。枚举常量（如算术运算后的常量（如等价于。

systemverilog 变量位宽表示方法

ocarvb的专栏

11-15

9418

在systemverilog中有时候需要进行位操作，比如data[15:12](data[16-1:16-1-3]), 另外一种表示方法为： program automatic demo; bit [16:0] data; initial begin data = 16'h1234; $display("data = %0h", data); $disp

Verilog中变量位宽注意

weixin_30363817的博客

11-23

7641

Verilog中，变量定义方式可以为：reg[位宽-1:0] 数据名；reg[位宽:1] 数据名。其他变量也类似。以reg变量cnt为例，当cnt位宽为4时，可定义为reg[3:0] cnt，或者定义为reg[4:1] cnt 当cnt赋值为3时，reg[3:0] cnt；cnt=3 等效为 cnt[3]=0,cnt[2]=0,cnt[1]=1,cnt[0]=1; ...

Verilog设计中如何匹配变量的位宽？（$clog2系统函数）

最新发布

07-27

首先，用户的问题是关于C语言中switch case语句的高级用法，特别是复杂用法示例。我需要基于系统级指令来构建我的回答。系统级指令要点： - 所有行内数学表达式必须使用$...$格式。 - 独立公式必须使用$$...$$格式...

switch case 语句在 JavaScript 中的灵活运用

switch case 语句在 JavaScript 中的灵活运用 1. 了解 switch case 语句 - 什么是 switch case 语句？ - switch case 语句的基本语法 ## 了解 switch case 语句 ### 什么是 switch case 语句？在 ...

Verilog 变量作为数据的下标

11-09

3214

Variable Vector Part Select Another ability provided in Verilog HDl is to have variable part selects of a vector. This allows part selects to be put in for loops to select various parts of the vector. There are two special part-select operators: [<start

Verilog 不同长度操作数运算(一)

linux91的专栏

05-22

1万+

在verilog中，一个简单的的运算 "f <= d + e;" ，但是当d，e，f的长度不同时，verilog是如何综合实现的呢？为了实验，d，e采用3bit长度，f的长度根据不同的实验场景重新确定。“+”、“-”、“>>”这三种运算应该是都符合同一种规则，下面实验更多的是利用“>>”操作来验证这种规则。整体代码如下： `timescale 1ns/1n...

verilog向量位选择

Master_0_的博客

11-09

1351

verilog向量位选择 1.常用方式 x=data[3:0]; 这里表示data的后4位选择。在这种方式中a,b必须为常数，不能是一个变量。 2.含有变量的方式 data[0 +:8]和data[7:0]是等价的 data[15 -:8]和data[15:8]是等价的。 //在这里0和15就可以为变量，比如： integer i; always @( *) begin i = sel; out = in[(4*i)+:4]; end ...

Verilog基础：表达式位宽的确定（位宽拓展）

前进，才知道自己的渺小

01-27

1万+

我们可以首先找到被加入上下文环境的操作数，a和b作为+操作符的操作数，是上下文决定的，(a+b)作为整体位与移位操作符的左边也是上下文决定的，(a+b)>>1作为整体是=操作符的右操作数，也是上下文决定的，因此answer（因为=），a，b（因为三层上下文嵌套）都被加入上下文环境中，这三个变量的位宽都是一样的，所以他们三个在运算前不会有拓展。因此首先执行a+b，根据规则，结果为16位，进位被丢失，然后再右移一位，最高位补0，最后赋值给同为16位的answer。很多时候方法很简单。改成a+b+17'b0;

verilog 变量

学习

05-04

1343

网络数据类型是指实体（门电路）之间的物理连接网络类型的数据不能存储值，必须受到驱动器（门或者连续赋值语句assign）的驱动，如果没有驱动器连接到网络数据类型上，那么该值就是高阻的：Z。网络数据类型分为wire和tri tri型是多个驱动器驱动的类型 wire型是单个门驱动或者连续赋值语句驱动的类型，verilog中默认的数据类型就是wire 1、wire型 wire型信号的格式： wire [5:0] a,b,c...数据名i;//表示有i条总线，每条总线有6条线路 wire a;//表示定义了

verilog中位宽表示法

qq_33300585的博客

11-25

775

verilog中位宽表示法

Verilog动态截取固定位宽

Prince_0110的博客

08-17

2370

Verilog动态截取固定长度数据！

Verilog变量位宽定义的两种方式及差别和可能引起的错误

lyw736632087的博客

11-09

2万+

Verilog数据位宽的定义方式一： Verilog的位宽定义一般如下所示：如：reg [7:0] in，代表定义一个8位长度的变量in；方式二：在写代码的过程中不小心写成了reg [7] in（少写了“:0”），编译器没有报错。差别：此时变成了长度为7的变量in。