MDIO:读数据下冲不满足spec

最新推荐文章于 2024-07-26 15:35:55 发布
最新推荐文章于 2024-07-26 15:35:55 发布
阅读量625 收藏 1
点赞数 1
分类专栏： cls 文章标签： 嵌入式硬件
版权声明：本文为博主原创文章，遵循 CC 4.0 BY-SA 版权协议，转载请附上原文出处链接和本声明。
本文链接：https://blog.youkuaiyun.com/star871016/article/details/125770008
版权
本文探讨了PHY_C827_MDC/PHY_C827_MDIOMeasuredatU_CPU.AD53,AE52测试点的MDIO信号问题，通过将R32150欧姆电阻改至33欧姆，成功将测量值从-677mV提升到120mV，符合规格要求(-0.5V)。波形图展示了前后变化。

摘要生成于 C知道 ，由 DeepSeek-R1 满血版支持， 前往体验 >

PHY_C827_MDC / PHY_C827_MDIO Measured at U_CPU.AD53,AE52

Description

MDIO:读数据下冲不满足spec（Spec要求：Min -0.5V）

测试点：PHY_C827_MDC / PHY_C827_MDIO Measured at U_CPU.AD53,AE52

测试值：-677mV

波形图：

 

 

change R3215 0ohm to 33ohm满足spec（Spec要求：Min -0.5V）

测试点：PHY_C827_MDC / PHY_C827_MDIO Measured at U_CPU.AD53,AE52

测试值：120mV

波形图：

 

【驱动】AM437x、AM335x网络故障解决方法，解决步骤、PHY寄存器操作
郭老二
05-22 145
AM437x、AM335x网络故障解决步骤：解决步骤和PHY寄存器操作的方法
一次 MDIO 配置 switch 的调试过程，88e1512 switch mv88e6xxx
qq_29832469的博客
09-14 3806
# 一次 MDIO 配置 switch 的调试过程 ## 1、什么是 MDIO 1. 物理层时序 总线的电平协议类似 IIC 的协议。有两线通讯，一条时钟 MDC，一条数据 MDIO。但是数据的表示和 IIC 有些许差异。 2. 使用场景 用于读写每个PHY的控制寄存器和状态寄存器，以达到控制PHY行为和监控PHY状态的目的。这是一个总线，可以挂32个不同地址的器件，通过不同的地址和对应的器件进行通讯。 3. 使用方法
MDIO读写测试实验
最新发布
mengsheng12的博客
07-26 1496
RJ45插座只使用了1236这四根线，其中12这组负责传输数据（TX+TX-），而36这组负责接收数据（RX+RX-），另外四根线是备用的。这里数据DATA1+和引脚3、6相连接是为了向下兼容10M/100M.只不过不同的通信速率，其引脚功能有区别。MDIO（Management Data Input/Output),也被称为SMI（Serial Management Interface),即串行管理接口。MDIO接口是MAC和PHY芯片的配置接口，
【正点原子FPGA连载】第三十二章 MDIO接口读写测试实验-摘自【正点原子】领航者ZYNQ之FPGA开发指南_V2.0
weixin_55796564的博客
01-12 5959
1）实验平台：正点原子领航者ZYNQ开发板 2）平台购买地址：https://item.taobao.com/item.htm?&id=606160108761 3）全套实验源码+手册+视频下载地址：http://www.openedv.com/thread-301505-1-1.html 4）对正点原子FPGA感兴趣的同学可以加群讨论：994244016 5）关注正点原子公众号，获取最新资料更新 第三十二章 MDIO接口读写测试实验 在以太网通信中，设备之间的物理层链路均由PHY芯片（物理层芯片
记录一个Linux下mdio工具用于PHY的调试
qq_36942609的博客
12-29 1444
Linux下MDIO工具，RTL8211FS phy的调试
【科普贴】MDIO接口详解
热门推荐
zangqihu的博客
07-18 2万+
其中Clause22帧格式，主要应用于千兆/百兆的以太PHY，Clause45定义帧格式，主要用于千兆以上的以太PHY。读情形，TA第1bit，PHY和MAC均释放总线控制输出高阻。TA第2bit，总线交由PHY控制，输出0，即读操作时TA为2‘bZ0（由于总线有上拉电阻存在，从总线上看到的依然是2’b10）。因为读操作的时候，地址传输和数据传输控制方不同，设置2bitTA的目的就是为了防止MDIO总线上产生竞争。无MDIO帧发送时，MDIO接口输出高阻（外部有上拉电阻，总线上看到的是高电平）。......
MDIO/MDC接口
fansilean的专栏
12-03 1万+
http://xiaominwzj.blog.163.com/blog/static/24192202220153201132715/ MDIO接口，MAC与PHY间的管理接口（MII是数据接口），有2根线：时钟线MDC，数据线MDIO（双向）  MDIO工作流程:  1、Preamle(PRE):在没有传输数据的空闲状态时，数据线MDIO处于高阻态（一直为1）。  2、S
嵌入式抓包工具mdio：利用raw socket技术
总结来说，mdio.tar.gz_RAW_mdio 是一款面向嵌入式系统开发者的轻量级网络抓包工具，它利用 raw socket 技术直接从网卡抓取所有数据包，并通过 net filter 提供过滤功能，满足了嵌入式环境下对网络数据包进行捕获和...
MDIO：操作员决策模型-卡塞拉（Cadeira do1ºSemestre do3º）诺米诺大学（Mino da MiEI da Minho）
02-11
2. **数据收集**：模型需要依据实际数据进行构建，因此数据收集是至关重要的步骤，包括历史数据、预测数据和专家意见。 3. **模型构建**：选择合适的数学工具（如线性规划、动态规划、模拟等）构建模型，以反映决策...
嵌入式linux c语言实现MDIO控制，修改交叉编译，实现MDIO指令自定义
08-15
嵌入式linux c语言实现MDIO控制，修改交叉编译，实现...mdio: $(objects) $(arm_cross_gcc) -o mdio $(objects) %.o : %.c $(arm_cross_gcc) -c $< .PHONY:clean clean: rm mdio $(objects) @echo clean finish
ZYNQ Linux 双网口，MDIO共用，RESET-GPIO不共用.docx
01-12
MDIO共用，RESET-GPIO不共用”指的是在基于ZYNQ的Linux系统中，配置两个网络接口（网口）时，两个PHY芯片（物理层芯片）共享同一个MDIO（管理数据输入/输出）总线，但各自的复位信号（RESET-GPIO）不共用，即每个PHY...
Verilog实现PHY芯片读写功能MDIO接口工程文件
08-01
使用Verilog语言实现PHY芯片读写功能（MDIO芯片），经测试仿真无误，上板子调试读无误写未调。文件内包含Quartus (Quartus Prime 17.0) Standard Edition 的工程文件，以及仿真和调试的程序，功能需求，RTL8211datasheet。
PHY驱动调试之 --- MDIO/MDC接口22号和45号条款(一)
eydwyz的专栏
04-20 1366
最近在调试一款Phy的驱动，从没有任何头绪到略有了解经历了太多的痛苦，于是决定写这个系列篇记录一下。特别感谢无数优秀的博主无私奉献很多优秀的博文给予了我很大的帮助。在这个系列篇中，我也会转载部分优秀的博文(会附上链接)，以及增添自己的理解，如果部分内容有侵权的地方，麻烦联系我。 概述 管理MII接口的MDIO接口是一个双线的串行接口，用来对PHY芯片等物理层信息进行操作管理。 MDIO的历史 MDIO是Management Data Input/Output 的缩写，有两根线，分别为双向的MDIO和
千兆以太网（二）——MDIO接口协议
q1594的博客
08-29 1万+
MAC和PHY芯片有一个配置接口，即MDIO接口。可以配置PHY芯片的工作模式以及获取PHY芯片的状态信息。PHY芯片内部有一系列寄存器。用户通过配置寄存器来配置PHY芯片的工作模式。FPGA通过MDIO接口对PHY芯片的内部寄存器进行配置。通常情况下芯片在默认情况下也可以工作，即配置芯片不是必须的。也可通过外接特殊引脚的方式来配置PHY芯片的工作模式。...
以太网MDIO总线调试笔记
fhkj5769的博客
06-18 9516
以太网 MDIO 命令
【正点原子FPGA连载】第二十七章 MDIO接口读写测试实验 摘自【正点原子】DFZU2EG/4EV MPSoC 之FPGA开发指南V1.0
weixin_55796564的博客
12-05 2672
1）实验平台：正点原子MPSoC开发板 2）平台购买地址：https://detail.tmall.com/item.htm?id=692450874670 3）全套实验源码+手册+视频下载地址： http://www.openedv.com/thread-340252-1-1.html在以太网通信中，设备之间的物理层链路均由PHY芯片（物理层芯片，本文指YT8521）建立。PHY芯片有一个配置接口，即MDIO接口，可以配置PHY芯片的工作模式以及获取PHY芯片的若干状态信息。本章我们来学习如何通过DFZU
2017-9-17-MDIO信号线串联小电阻作用【转】
weixin_30485291的博客
09-17 1049
今天做集成测试的时候被领导说测到的MDIO信号过冲较大（正反向过冲都很大），容易损坏接口或阻容，万一那个电容耐压值不够就挂了。 我原本是不屑的，私以为MDIO、IIC、SPI等只要抓到的波形不影响判决，读写数据正常就不会出问题。但是领导强烈要求消除过冲，不过你有什么看法，还是要先埋头做好分配的任务。 该MDIO、MDC信号使用FPGA的IO，线上串有22ohm电阻。尝试性得换上面的22ohm为...
MII/MDIO接口详解(转)
gioc的专栏
11-08 2082
Original Address:http://dpinglee.blog.163.com/blog/static/144097753201041131115262/本文主要分析MII/RMII/SMII，以及GMII/RGMII/SGMII接口的信号定义，及相关知识，同时本文也对RJ-45接口进行了总结，分析了在10/100模式下和1000M模式下的设计方法。MII接口提供了MAC与PHY之间、...
MII/MDIO接口详解
望都者
04-16 2453
转自：http://m.blog.sina.com.cn/s/blog_6dc06dd20100y0gf.html#page=3
评论 1
添加红包

请填写红包祝福语或标题

个

红包个数最小为10个

元

红包金额最低5元

当前余额3.43元 前往充值 >
需支付：10.00元
成就一亿技术人!
领取后你会自动成为博主和红包主的粉丝 规则
hope_wisdom
发出的红包
实付元
使用余额支付
点击重新获取
扫码支付
钱包余额 0

抵扣说明：

1.余额是钱包充值的虚拟货币，按照1:1的比例进行支付金额的抵扣。
2.余额无法直接购买下载，可以购买VIP、付费专栏及课程。

余额充值